C501
半导体 组 14 1997-04-01
CPU
这 c501 是 效率高的 两个都 作 一个 控制 和 作 一个 arithmetic 处理器. 它 有 extensive 设备
为 二进制的 和 bcd arithmetic 和 excels 在 它的 位-处理 能力. 效率高的 使用 的 程序
记忆 结果 从 一个 操作指南 设置 consisting 的 44 % 一个-字节, 41 % 二-字节, 和 15%
三-字节 说明. 和 一个 12 mhz 结晶, 58% 的 这 说明 是 executed 在 1.0
µ
s
24 mhz: 500 ns, 40 mhz : 300 ns).
特定的 函数 寄存器 psw (地址 d0
H
) 重置 值 : 00
H
位 函数
CY carry 标记
使用 用 arithmetic 操作指南.
交流 auxiliary carry 标记
使用 用 说明 这个 execute bcd 行动.
F0 一般 目的 标记
RS1
RS0
寄存器 bank 选择 控制 位
这些 位 是 使用 至 选择 一个 的 这 四 寄存器 banks.
OV overflow 标记
使用 用 arithmetic 操作指南.
F1 一般 目的 标记
P parity 标记
设置/cleared 用 硬件 之后 各自 操作指南 至 表明 一个 odd/甚至
号码 的 "一个" 位 在 这 accumulator, i.e. 甚至 parity.
CY 交流
F0
RS1 RS0 OV F1 PD0
H
PSW
D7
H
D6
H
D5
H
D4
H
D3
H
D2
H
D1
H
D0
H
位 非. MSB LSB
RS1 RS0 函数
0 0 bank 0 选择, 数据 地址 00
H
-07
H
0 1 bank 1 选择, 数据 地址 08
H
-0f
H
1 0 bank 2 选择, 数据 地址 10
H
-17
H
1 1 bank 3 选择, 数据 地址 18
H
-1f
H