Micronas 9
初步的 数据 薄板
sda 9401
6 系统 描述
6.1 输入 同步 控制 (isc)
输入 信号
这 输入 同步 控制 derives framing 信号 从 这 h- 和 v-同步 为 这 输入 数据
处理. 这 framing 信号 取决于 在 不同的 参数 和 mark 这 起作用的 picture 范围.
输入 参数
这 距离 在 这 新当选的 h-syncs 在 系统 clocks 的 clk1 必须 是 甚至.
信号 管脚 号码 描述
HIN 23 horizontal 同步 信号 (极性
可编程序的, i²c 总线 参数 01h
hinpol, default: 高 起作用的)
VIN 22 vertical 同步 信号 (极性
可编程序的, i²c 总线 参数 01h
vinpol, default: 高 起作用的)
SYNCEN 29 使能 信号 为 hin 和 vin 信号, 低
起作用的 (看 也
chapter 输入 format con-
版本 (ifc)
在 页 12)
线条
每
地方
pixels 每 线条
NALIP+PD
(alpfip*2)
(verpos*2)
(verwidth*2)
(applip*32)*clk1
(horpos*
32)*clk1
(horwidth*32)*
CLK1
(napipdl*4 +
napipph + pd)*
CLK1
HIN
VIN
inpar01
pd - 处理 延迟