Si2400
rev. 0.95 23
框架 结果 文字, 如果 在 9-位 数据 模式 (设置 nbe (s15.0) =
1), 这 ninth 位 将 是 raised 如果 这 字节 是 一个 框架 结果
文字. 至 程序 这个 模式, 设置 9bf (s0c.3) = 1 和 nd
(seo.3) = 1.
3. 当 这 next 框架 的 数据 是 发现, eofr 是 lowered
和 这 处理 repeats 在 步伐 1.
至 summarize, 这 host 将 begin 接到 数据
asynchronously 从 这 si2400. 当 各自 字节 是
received, 这 host 应当 审查 这 eofr 管脚 (或者 这
ninth 位). 如果 这 管脚 (或者 这 ninth 位) 是 低, 然后 这 数据
是 有效的 框架 数据. 如果 这 管脚 (或者 这 ninth 位) 是 高,
然后 这 数据 是 一个 框架 结果 文字.
快 连接
在 modem 产品 那 需要 快 连接
时间, 它 是 可能 至 expedite 这 handshaking 用
bypassing 这 answer 声调. 这 非 answer 声调 (nat)
位 (s33.1) 是 将 至 提供 一个 方法 至 decrease
这 时间 需要 至 完全 modem handshaking. 如果
这 nat 位 是 设置, 这 si2400 将 绕过 transmitting 一个
2100 hz 或者 2225 hz answer 声调 当 接到 一个 call.
instead, 这 modem 将 立即 begin 这
handshaking sequence 那 正常情况下 跟随 answer
声调 传递. 为 例子, 当 这 modem 是
配置 作 一个 v.22 answering modem, activating 这
nat 位 将 导致 这 modem 至 立即 transmit
unscrambled ones 在 1200 bps 之后 这 modem
connects 至 这 线条. 在 增加, 寄存器 unl (s20) 将
是 使用 至 设置 这 长度 的 时间 那 这 modem
transmits unscrambled ones. 设置 unl 至 一个 值
更小的 比 这 default 将 也 shorten 这 answer
sequence.
当 这 modem 是 设置 向上 至 originate 一个 call, 设置 这
nat 位 导致 这 modem 至 绕过 这 正常的
answer 声调 搜索. instead, 这 modem 将 send 这
transmit sequence 那 正常情况下 occurs 之后 接到
这 answer 声调 在里面 20 ms 的 这 开始 的 这 answer
声调. 为 例子, 当 这 modem 是 配置 作 一个
v.22 originating modem, activating 这 nat 位 将
导致 这 modem 至 开始 transmitting scrambled ones
在 1200 bps 在里面 20 ms 的 这 开始 的 一个 answer 声调.
当 nat=0, 额外的 modem handshaking 控制
能 是 调整 通过 寄存器 tatl (s1e), attd
(s1f), unl (s20), tsod (s21), tsol (s22), vddl
(s23), vddh (s24), sptl (s25), vtso (s26), vtsol
(s27), vtsoh (s28), rso (s2a), fcd (s2f), fcdh
(s30), ratl (s31), tasl (s34), 和 rsol (s35).
这些 寄存器 能 是 特别 有用的 如果 这 用户 有
控制 的 两个都 这 originating 和 answer modems.
时钟 一代 subsystem
这 si2400 包含 一个 在-碎片 时钟 发生器. 使用
一个 单独的 主控 时钟 输入, 这 si2400 能 发生 所有
modem 样本 比率 需要 至 支持 v.22bis,
v.22/bell212a, 和 v.21/bell103 standards 作 好 作 一个
9.6 khz 比率 为 音频的 playback. 也 一个 4.9152 MHz
时钟 在 xtali 或者 一个 4.9152 mhz 结晶 横过 xtali
和 xtalo 表格 这 主控 时钟 为 这 si2400. 这个
时钟 源 是 sent 至 一个 内部的 阶段-锁 循环
(pll) 这个 发生 所有 需要 内部的 系统
clocks. 这 pll 有 一个 安排好 时间 的 ~1 ms. 数据 在
rxd 应当 不 是 sent 至 这 设备 较早的 至 安排好 的
这 pll.
一个 clkout 管脚 exists 凭此 一个 78.6432 mhz/(n + 1)
时钟 是 生产 这个 将 是 使用 至 时钟 一个
微控制器 或者 其它 设备 在 这 系统. n 将
是 编写程序 通过 clkd (se1.4:0) 至 任何 值 从 1
至 31, 和 n defaults 至 7 在 电源-向上. 这 时钟 将
是 stopped 用 设置 n = 0.
这 mckr (微控制器 时钟 比率 寄存器 sei.7:6)
准许 这 用户 至 控制 这 微控制器 时钟 比率.
在 powerup, 这 si2400 uart 波特 比率 是 设置 至
2400 bps, 给 那 这 时钟 输入 是 4.9152 mhz. 这
mckr 寄存器 conserves 电源 通过 slower clocking 的
这 微控制器 为 明确的 产品 在哪里
电源 conservation 是 必需的. 表格 14 显示 这
配置 为 不同的 值 的 mckr.
便条 那 如果 mckr = 0, 然后 所有 的 这 串行 接口 link
比率 将 run 在 也 half (mckr = 1) 或者 quarter
(mckr = 2,3) 速.
表格 14. mckr 配置
MCKR 模式 working
0
(9.8304 mhz)
所有 模式
1
(4.9152 mhz)
所有 模式 除了
pcm streaming
和 v22bis
2,3
(2.4576 mhz)
command 模式
仅有的
: 点此下载
