Si3038
32 rev. 2.01
图示 29. 交流-link 音频的 输出 框架
这 交流-link 协议 提供 为 一个 特定的 16-位 时间
slot (slot 0) wherein 各自 位 conveys 一个 有效的 tag 为 它的
相应的 时间 slot 在里面 这 电流 音频的 框架.
一个 1 在 一个 给 位 位置 的 slot 0 indicates 那 这
相应的 时间 slot 在里面 这 电流 音频的 框架
有 被 assigned 至 一个 数据 stream 和 包含 有效的
数据. 如果 一个 slot 是 tagged invalid, 它 是 这 责任 的
这 数据 源 (这 si3024 为 这 输入 stream, 这
交流’97 控制 为 这 输出 stream) 至 populate 所有 位
positions 和 0s 在 那 slot’s 起作用的 时间.
同步 仍然是 高 为 一个 总的 持续时间 的 16 位_clks
在 这 beginning 的 各自 音频的 框架. 这 portion 的 这
音频的 框架 在哪里 同步 是 高 是 called 这 tag
阶段. 这 remainder 的 这 音频的 框架 在哪里 同步
是 低 是 called 这 数据 阶段. 看 图示 28.
additionally, 为 电源 savings, 所有 时钟, 同步, 和 数据
信号 能 是 halted. 这 si3038 chipset 维持 它的
寄存器 内容 intact when 进去 一个 电源-savings
模式.
交流-link 音频的 输出 框架 (sdata_输出)
这 音频的 输出 框架 数据 streams correspond 至 这
多路复用 bundles 的 所有 digital 输出 数据 targeting
这 si3038’s dac 输入 和 控制 寄存器. 各自
音频的 输出 框架 支持 向上 至 12 20-位 优于
数据 时间 slots. slot 0 是一个 特定的 保留 时间 slot
containing 16 位 使用 为 交流-link 协议
infrastructure.
在里面 slot 0, 这 第一 位 是 一个 global 位 (sdata_输出
slot 0, 位 15) 这个 flags 这 validity 为 这 全部 音频的
框架. 如果 这 有效的 框架 位 是 一个 1, 这 电流 音频的
框架 包含 在 least 一个 slot 时间 的 有效的 数据. 这
next 12 位 positions 抽样 用 这 si3024 表明
这个 的 这 相应的 12 时间 slots 包含 有效的
数据. 在 这个 方法, 数据 streams 的 differing 样本 比率
能 是 transmitted 横过 交流-link 在 它的 fixed 48-khz
音频的 框架 比率. 图示 29illustrates 这 时间 slot-
为基础 交流-link 协议.
一个 新 音频的 输出 框架 begins 和 一个 低 至 高
转变 的 同步. 同步 是 同步的 至 这 rising
边缘 的 位_clk. 在 这立即 下列的 下落
边缘 的 位_clk, 这 si3024 样本 这 assertion 的
同步. 这个 下落 边缘 marks 这 时间 当 两个都
sides 的 交流-link 是 知道 的 这 开始 的 一个 新 音频的
框架. 在 这 next rising 的 位_clk, 这 交流’97
控制 transitions sdata_输出 在 这 第一 位
位置 的 slot 0 (有效的 框架 位). 各自 新 位 位置
是 提交 至 交流-link 在 一个 rising 边缘 的 位_clk,
和 subsequently 抽样 用 这 si3024 在 这
下列的 下落 边缘 的位_clk. 这个 sequence
确保 那 数据 transitions 和 subsequent 样本
点 为 两个都 新当选的 和 优于 数据 streams 是
时间 排整齐. 看 图示 30.
图示 30. 开始 的 一个 音频的 输出 框架
sdata_输出’s composite stream 是 msb justified (msb
第一) 和 所有 非-有效的 slots’ 位 positions padded 和 0s
用 这 交流’97 控制.
在 这 事件 那 那里 是 较少 比 20 有效的 位 在里面
一个 assigned 和 有效的 时间 slot, 这 交流’97 控制
总是 焊盘 所有 trailing 非-有效的 位 positions 的 这 20-
位 slot 和 0s.
能变的 样本 比率 signaling 协议
为 能变的 样本 比率 输出, 这 codec examines 它的
样本 比率 控制 寄存器, 这 状态 的 它的 fifos, 和
tag 阶段 数据 阶段
20.8
µ
S
(48 khz)
同步
sdata_输出
位_clk
有效的
框架
slot(1) slot(2)
"0" "0" "0" 19 0 19 0 19 0 19 0
slot(12)
终止 的 previous
音频的 框架
时间 slot "有效的"
位
("1" = 时间 slot 包含 有效的 pcm 数据)
slot 1 slot 2 slot 3 slot 12
12.228 mhz
81.4 ns
同步
sdata_输出
位_clk
有效的
框架
slot (1) slot (2)
交流 '97 样本 snyc assertion here
交流 '97 样本 sdata_输出 位 的 框架 here
终止 的 previous
音频的 框架
: 点此下载
