4
SL1935
quadrature downconverter 部分
- 持续
这 oscillators share 一个 一般 varactor 线条 驱动 和
两个都 需要 一个 外部 varactor tuned 共振器
optimised 为 低 阶段 噪音 效能.这
推荐 应用 电路 为 这 local oscillators
是 详细地 在 图.9 和 这 典型 阶段 噪音
效能 是 详细地 在 图.10.这 local 振荡器
频率 是 结合 内部 至 这 pll 频率
synthesiser 可编程序的 分隔物 输入.
这 mixer 输出 是 结合 至 这 baseband 缓存区
放大器, 供应 为 一个 的 二 可选择的 baseband
输出 在 各自 频道.这 必需的 输出 是 选择
用 位 bs 在 这 i
2
c 总线 传递 (表格 6). 这些
输出 是 喂养 止 碎片 通过 端口
‘
OPIA
’
和
‘
OPIB
’
(
‘
OPQA
’
和
‘
OPQB
’
), 然后 后面的 在 碎片 通过 端口
‘
IPIA
’
和
‘
IPIB
’
(
‘
IPQA
’
和
‘
IPQB
’
), 准许 为 这
嵌入 的 二独立 用户 definable过滤
带宽. 各自 输出 提供 一个 低 阻抗
驱动 (图.11) 和 各自 输入 提供 一个 高 阻抗
加载 . 一个 例子 过滤 为 30ms/s 是 详细地 在 图.13.
两个都 path 增益 是 nominally equal.nb 6db 嵌入
丧失 是 assumed 在 各自 频道, 不管怎样一个 不同的 pot
向下 比率 将 是 应用.
各自 baseband path 是 然后 多路复用至 这 最终
baseband 放大器 平台, 供应 更远 增益 和 一个
低 阻抗 输出 驱动.这 名义上的 输出 加载
测试 情况 是 详细地 在 图.14.
pll 频率 synthesiser 部分
这 pll 频率 synthesiser 部分 包含 所有 这
elements 需要,和 这 例外 的 一个 涉及
频率 源 和 一个 循环 过滤 至 控制 这 选择
振荡器 至 生产 一个 完全 pll 频率
synthesised 源.这 设备, 生产 使用 高
速 逻辑, 准许 为 运作 和 一个 高 comparison
频率 和 使能 这 一代 的 一个 循环 和
极好的 阶段 噪音 效能.
这 lo 信号 从 这 选择 振荡器 驱动 从 这
阶段 splitter 在 一个 内部的 前置放大器,供应 增益
和 反转分开 从 这 分隔物 信号.这 输出
的 这 前置放大器 接口 直接地 和 这 15-位 全部地
可编程序的 分隔物.这 可编程序的 分隔物 有
mn+a architecture, 这 双 modulus 预分频器 是 16/17,
这 一个 计数器 是 4-位 和 这 m 计数器 是 11-位.
这 输出 的 这 可编程序的 分隔物 是 喂养 至 这
阶段 比较器 和 对照的 在 两个都 阶段 和
频率 domains 至 这 comparison 频率. 这个
频率 是 获得 从 也 这 在 板 结晶
控制 振荡器 或者 从 一个 外部 涉及 源.
在 两个都 具体情况 这 涉及 频率 是 分隔 向下 至
这 comparison 频率 用 这 涉及 分隔物,
可编程序的 在 1 的 29 ratios 和 详细地 在 表格 3.
这 典型 应用 为 这 结晶 振荡器 是 显示
在 图.15.
这 输出 的 这 阶段 探测器 feeds 一个 承担 打气
和 一个 循环 放大器.当 使用 和 一个 外部 循环
过滤 和 一个 高 电压 晶体管 它 integrates 这 电流
脉冲 在 这 varactor 线条 电压 使用 至 控制 这
选择 振荡器.
这 可编程序的 分隔物 输出 fpd 分隔 用 二
和 这 涉及 分隔物 输出 fcomp 是 切换 至
端口 p0 用 程序编制 这 设备 在 测试 模式.测试
模式 是 详细地 在 表格 4.
这 结晶 涉及 频率 能 是 切换 至 这
bufref 输出 用 位 re 作 详细地 在 表格 7.
程序编制
这 sl1935 是 控制 用 一个 i
2
c 数据 总线 和 是
兼容 和 两个都 标准 和 快 模式 formats.
数据 和 时钟 是 喂养 在 这 sda 和 scl 线条
各自 作 定义 用 这 i
2
c 总线 format. 这
设备 能 也 接受 数据 (写 模式) 或者 send 数据
(读 模式).这 lsb 的 这 地址 字节 (r/w) sets 这
设备 在 写 模式 如果 它 是 低 和 读 模式 如果 它 是
高.Tables 9a 和 9b detail 这 format 的 这 数据.这
sl1935 将 是 编写程序 至 respond 至 一些
地址 和 使能 这 使用 的 更多 比 一个 设备
在 一个 i
2
C总线 系统.表格 9c 详细信息 这 如何 这
地址 是 选择 用 应用 一个 电压 至 这
‘
增加
’
输入.当 这 设备 receives 一个 有效的 地址 字节, 它
pulls 这 sda 线条 低 在 这 acknowledge 时期
和 在 下列的 acknowledge 时期 之后 更远
数据 字节 是 received.当 这 设备 是
编写程序 在 读 模式, 这 控制 accepting
这 数据 必须 拉 这 sda 线条 低 在 所有 状态 字节
acknowledge 时期 至 读 另一 状态 字节.如果 这
控制 失败 至 拉 这 sda 线条 低 在 这个 时期,
这 设备 发生 一个 内部的
‘
停止
’
情况 这个
inhibits 更远 读.
写 模式
字节 2 和 3 包含 频率 信息 位 2
14
至 2
0
inclusive (表格 9).字节 4 控制 这 synthesiser
涉及 分隔物 比率 (表格3) 和 这 承担 打气
设置 (表格 5).字节 5 控制 测试 模式 (表格 4),
baseband 过滤 path 选择 bs (表格 6), local 振荡器
选择 vs (表格 8), 缓冲结晶 涉及 输出
选择 re (表格 7) 和 这 输出 端口 p0.
之后 reception 和 承认 的 一个 准确无误的
地址 (字节 1), 这 第一 位 的 这 下列的 字节
确定 whether 这 字节 是 interpreted 作 字节 2 或者
4, 一个 逻辑
‘
0
’
indicates 字节 2 和 一个 逻辑
‘
1
’
indicates 字节
4.having interpreted 这个 字节 作 也 字节 2 或者 4, 这
下列的 字节 将 是 interpreted 作 字节 3 或者 5
各自. 之后 接到 二 完全 数据 字节,
额外的 数据 字节 将 是 entered 和 字节
interpretation 跟随这 一样 程序 没有 re-
寻址 这 设备.这 程序 持续 直到 一个
‘
停止
’
情况 是 received.
: 点此下载
