SMP04
–13–
rev. d
d/一个 转换器 deglitcher
大多数 d/一个 转换器 输出 一个 appreciable 数量 的 glitch
活力 在 一个 转变 从 一个 代号 至 另一. 这 glitch
振幅 能 范围 从 一些 millivolts 至 hundreds 的 milli-
伏特. 这个 将 变为 unacceptable 在 许多 产品. 用
selectively delaying 这 dac’s 输出 转变, 这 smp04
能 是 使用 至 平整的 这 输出 波形. 图示 25 显示
这 图式 图解 的 此类 一个 deglitcher 电路. 二 简单的
逻辑 门 (一个 或者 和 一个 与非 门) 提供 这 恰当的 定时
sequence 为 这 dac
WR
strobe 和 这
S
/h 控制 信号 至
这 smp04. 在 这个 例子 一个 直线的 ramp 信号 是 发生 用
feeding 这 大多数 重大的 第八 位 的 这 10-位 二进制的
计数器 至 这 dac. 这 二 least 重大的 位 是 使用 至
生产 这 delayed
WR
strobe 和 这
S
/h 控制 信号.
referring 至 图示 26a, 新 数据 至 这 dac 输入 是 设置 向上 在
这
S
/h’s 下落 边缘, 但是 这 dac 输出 做 不 改变
直到 一个
WR
strobe 变得 起作用的. 在 这个 时期, 这 smp04 是
在 一个 样本 模式 谁的 输出 轨道 这 dac 输出. 当
S
/h 变得 高, 这 电流 dac 输出 电压 是 使保持 用 这
smp04. 之后 1.2
µ
s 安排好, 这
WR
strobe 变得 低 至 准许
这 dac 输出 至 改变. 任何 glitch 那 occurs 在 这 dac
输出 是 effectively blocked 用 这 smp04. 作 soon 作 这
WR
strobe 变得 高, 这 数字的 数据 是 latched; 在 这 一样 时间
这
S
/h 变得 低, 准许 这 smp04 至 追踪 至 这 新
dac 输出 电压.
图示 26b 显示 这 deglitching 运作. 这 顶 查出
显示 这 dac 输出 在 一个 转变, 当 这 bottom
查出 显示 这 deglitched 输出 的 这 smp04.
1/4 smp04
10-位
计数器
时钟
发生器
DB
2
–DB
9
DB
0
deglitch 逻辑
1/4 ad7432
1/4 ad7400
一个
1
一个
0
V
DD
V
REF
输出
dac c
输出
1/4 dac8426
V
SS
AGND DGND
WR
+5V
+15V
1
F
AGND
0.1
F
0.1
F–1
f 陶瓷的
V
输出
+15V
DGND
S
/h
DB
9
DB
2
V
DD
V
SS
LSB
MSB
V
在
数字的
返回
相似物
返回
DB
1
图示 25. dac deglitcher
1
s
5V
DB
0
DB
1
WR
S
/h
一个.
1
s
50m
DLY
627.4
s
b.
图示 26. (一个) 显示 这 逻辑 定时 的 这 deglitcher.
这 顶 二 查出 是 这 二 least 重大的 位,
DB
0
和 db
1
, 各自. 这些 是 使用 至 发生
这
WR
和
S
/h 信号 这个 是 显示 在 这 bottom
二 查出. (b) 显示 这 典型 glitch 振幅 的 一个
dac (顶 查出) 和 这 deglitched 输出 的 这 amp04
(bottom 查出).
: 点此下载
