函数的 描述
数字的 接口
STLC5411 提供 一个 选择 在 二 类型
的 digital 接口 为 两个都 控制 数据 和 (2
b+d) 基本 进入 数据.
这些 是:
一个) 一般 电路 接口: gci.
b) microwire/数字的 系统 接口:
µ
w/dsi
这 设备 将 automatically 转变 至 一个 的
它们 用 感觉到 这 MW 输入 管脚 一个t 这 电源
向上.
µ
w/dsi 模式
Microwire 控制 接口
这 MICROWIRE 接口 是 使能 当 管脚
MW equal 一个. 内部的 寄存器 能 是 写 或者
读 通过 那 控制 接口.
它 是 constituted 的 5 管脚:
ci:
co:
cclk:
cs:
int:
数据 在
数据 输出
数据 时钟 输入
碎片 选择 输入
中断 输出
传递 的 data 面向 CI &放大; CO 是 使能
当 CS 输入 是 低.
一个 写 循环 或者 一个 读 循环 是 总是 consti-
tuted 的 二 字节. CCLK 必须 是 搏动 16
时间 当 CS 是 低.
传递 的 数据 面向 CI &放大; CO 是 使能 fol-
lowing 2 模式.
– 模式 一个: the 第一 CCLK edge 一个fter CS 下降-
ing edge (和 fifteen others odd CCLK
edges) 是 使用d 至 shift 在 这 CI 数据, 这
even edges 正在 使用 至 变换 out the CO
data.
– 模式 b: 这 CCLK 第一 边缘 之后 CS 下落
边缘 (和 这 fifteen 其他 odd CCLK 丧失)
是 使用 至 变换 输出 这 CO 数据, 这 甚至
edges 正在 使用 至 变换 在 这 CI 数据.
为 各自 模式 这 第一 CCLK 边缘 之后 CS 下降-
ing 边缘 能 是 积极的 或者 负的: 这 UID
automaticaly 发现 这 CCLK 极性.
模式 一个 是 这 default 值. 至 选择 这 模式
b, 写 MWPS 寄存器.
你 能 写 在 这 UID 在 CI 当 这 UID send
后面的 一个 寄存器 内容 至 这 微处理器. 如果
这 UID 有 非 message 至 send, 它 forces 这 CO
输出 至 所有 零’s.
如果 这 UID 是 至 是 读 (状态 改变 有 oc-
cured 在 这 UID 或者 一个 读-后面的 循环 有 被
要求 用 这 控制), 它 pulls 这 INT 输出-
放 低 直到 CS 是 提供. INT 高 至 低
转变 是 不 allowed 当 CS 是 低 (这 UID
waits 为 CS 高 如果 一个 pending 中断 occurs
当 CS 是 低) .
当 CS 是 高, 这 CO 管脚 是 在 这 高 imped-
ance 状态.
写 循环
这 format 至 写 一个 8 位 message 在 这 UID
是:
A7 A6 A5 A4 A3 A2 A1 A0
1st 字节
D7 D6 D5 D4 D3 D2 D1 D0
2nd 字节
a7-a1:
a0:
d7-d0:
寄存器 地址
写/读 后面的 指示信号
寄存器 内容
之后 这 第一 字节 是 shifted 在, 寄存器 地址
是 解码. A0 设置 低 indicates 一个 写 循环: 这
内容 的 这 下列的 received 字节 有 至 是
承载 在 这 adressed 寄存器.
A0 设置 高 indicates 一个 读-后面的 循环 要求
和 这 字节 下列的 是 不 重大的. 这 UID
将 respond 至 这 要求 和 一个 中断 循环.
它 是 然后 可能 为 这 微处理器 至 re-
ceive 这 必需的 寄存器 内容 之后 一些
其它 pending 中断.
至 写 一个 12bits message, 这 区别 是:
限制 地址 地方: A7 - A4
扩展 数据 地方 (d11 - d8): A3 - a0.
这 写/读 后面的 指示信号 doesn’t 应用; 至
读 和 写 一个 12 位 寄存器 二 地址
是 需要.
读 循环
当 UID 有 一个 寄存器 内容 至 send 至 这
微处理器, 它 pulls 低 这 INT 输出 至 re-
quest CS 和 CCLK 信号. 便条 那 这 数据 至
send 能 是 这 内容 的 一个 寄存器 先前
要求 用 这 微处理器 用 意思 的 一个
读-后面的 要求.
这 format of 这 8 位 message sent 用 这 UID
是:
A7 A6 A5 A4 A3 A2 A1 A0
1st 字节
D7 D6 D5 D4 D3 D2 D1 D0
2nd 字节
a7-a1:
a0:
d7-d0:
寄存器 地址
强迫 至 1 如果 读 后面的
强迫 至 0 如果 spontaneous
寄存器 内容
STLC5411
14/72
: 点此下载
