3-207
DECIMATE
intersil 提供 一个 开发 系统 这个 assists 这
设计 engineer 至 utilizing 这个 filter. 这 decimate
软件 包装 提供 这 用户 和 两个都 filter 设计
和 simulation 环境 为 filter evaluation 和 设计.
这些 tools 是 整体的 在里面 一个 标准 dsp cad
环境, 这 athena 组's monarch 专业的
dsp 软件 包装.
这 软件 包装 是 设计 specifically 为 这 ddf. 它
提供 所有 这 filter 设计 软件 为 这个 专卖的
architecture. 它 提供 一个 用户-friendly menu 驱动 接口
至 准许 这 用户 至 输入 系统 水平的 filter (所需的)东西. 它
提供 这 频率 回馈 曲线 和 一个 数据 flow
simulation 的 这 specified filter 设计 (图示 15). 它 也
creates 所有 这 信息 需要 至 程序 这 ddf,
包含 一个 prom file 为 程序编制 这 控制 寄存器.
这个 软件 包装 runs 在 一个 IBM™ pc™, xt™, at™,
ps/2™ 计算机 或者 100% 兼容 和 这 下列的
configuration:
640k 内存
5.25” 或者 3.5” floppy 驱动
hard disk
math co-处理器
ms/pc-dos 2.0 或者 高等级的
cga, mcga, ega, vga 和
hercules graphics adapters
为 更多 信息, 看 这 描述 的 decimate 在
这 开发 tools 部分 的 这个 数据 书.
表格 1. 设计 trade 止 为 最小 h
DEC
速 等级
(mhz)
fir_ck
ck_在 最小值 h
DEC
TAPS
F
DEC
= 1 F
DEC
= 2 F
DEC
= 4 F
DEC
= 8 F
DEC
= 16
33 1 9 8 24 56 120 248
25.6 1 7 4 16 40 88 184
15 1 4 (便条) 4 16 40 88
33 2 5 10 28 64 136 280
25.6 2 4 6 20 48 104 216
15 2 2 (便条) 4 16 40 88
33 4 3 14 36 80 168 344
25.6 4 2 6 20 48 104 216
15 4 1 (便条) 4 16 40 88
33 8 2 22 52 112 232 472
25.6 8 1 6 20 48 104 216
15 8 1 6 20 48 104 216
便条: 过滤 不 realizable.
HSP43220
: 点此下载
