slls428f − 六月2000 − 修订 january 2004
5
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能
终端
类型 描述
名字 非.
类型
描述
DINRXN
DINRXP
53
54
I 串行 receive 输入. dinrxp 和 dinrxn 一起 是 这 差别的 串行 输入 接口 从 一个
铜 或者 一个 视力的 i/f 单元.
DOUTTXN
DOUTTXP
59
60
O 串行transmit 输出 (hi-z 在 电源 向上). douttxp 和douttxn 是 differential 串行 输出 那
接口 至铜 或者 一个 视力的 i/f 单元. 这些 terminals transmit nrz 数据 在 一个 比率 的 20 时间 这
gtx_clk值. douttxp 和 douttxn 是 放 在 一个 高-阻抗 状态 当 loopen 是 高
和 是 起作用的 当 loopen 是 低. 在 电源-在 重置 这些 terminals 是 高 阻抗.
使能 24 I 设备使能 (w/pullup). 当 这个 终端 是 使保持 低, 这 设备 是 放置 在 电源-向下 模式. 仅有的
这 信号 发现 电路 在 这 串行 receive 一双 是 起作用的. 当 asserted 高 当 这 设备 是 在
电源-向下 模式, 这 transceiver 变得 在 电源-在 重置 在之前 beginning 正常的 运作.
地 5, 13,
18, 28,
33, 43
数字的 逻辑 地面. 提供 一个 地面 为 这 逻辑 电路 和 数字的 i/o 缓存区.
GNDA 52, 58,
61
相似物 地面. gnda 提供 一个 地面 涉及 为 这 高-速 相似物 电路, rx 和 tx.
gtx_clk 8 I 涉及 时钟. gtx_clk 是 一个 持续的 外部 输入 时钟 那 synchronizes 这 传输者
接口 信号 tx_en, tx_er 和 txd. 这 频率 范围 的 gtx_clk 是 30 mhz 至 75 mhz.
这 传输者 使用 这 rising 边缘 的 这个 时钟 至 寄存器 这 16-位 输入 数据 (txd) 为 serialization.
LCKREFN 25 I 锁 至 涉及 (w/pullup).
当 lckrefn 是 低, 这 接受者 时钟 是 频率 锁 至
gtx_clk. 这个 places 这 设备 在 一个 transmit 仅有的 模式 自从 这 接受者 是 不 追踪 这 数据.
当 lckrefn 是 asserted 低, 这 receive 数据 总线 terminals, rxd[0:15], rx_clk 和 rx_er,
rx_dv/los 是 在 一个 高-阻抗 状态.
当lckrefn 是 deasserted 高, 这 接受者 是 锁 至 这 received 数据 stream 和 必须 receive
有效的 代号 从 这 同步 状态 机器 在之前 这 传输者 是 使能.
LOOPEN 21 I 循环 使能 (w/pulldown). 当 loopen 是 起作用的高, 这 内部的 循环-后面的 path 是 使活动. 这
transmitted 串行 数据 是 直接地 routed 内部 至 这 输入 的 这 接受者. 这个 提供 一个 自-测试
能力 在 conjunction 和 这 协议 设备. 这 douttxp 和 douttxn 输出 是 使保持 在 一个
高-阻抗状态 在 这 循环-后面的 测试. loopen 是 使保持 低 在 标准 运算的 状态
和 外部 串行 输出 和 输入 起作用的.
PRBSEN 26 I PRBS测试 使能 (w/pulldown). 当 asserted 高 结果 的 pseudorandom 位 stream (prbs) tests
能 是 监控 在 这 rx_er/prbs_通过 终端. 一个 高 在 prbs_通过 indicates 那 有效的
prbs 是 正在 received.
RREF 56 I 涉及 电阻. 这 rref 终端是 使用 至 连接 至 一个 外部 涉及 电阻. 这 其它
一侧 的 这 电阻 是 连接 至 相似物 v
DD
. 这 电阻 是 使用 至 提供 一个 精确 电流
涉及 至 这 传输者 电路系统.
RXD0
RXD1
RXD2
RXD3
RXD4
RXD5
RXD6
RXD7
RXD8
RXD9
RXD10
RXD11
RXD12
RXD13
RXD14
RXD15
51
50
49
47
46
45
44
42
40
39
37
36
35
34
32
31
O Receive数据 总线 (hi-z 在 电源 向上). 这些 输出 carry 16-位 并行的 数据 输出 从 这 transceiver
至 这 协议 设备, 同步 至 rx_clk. 这 数据 是 有效的 在 这 rising 边缘 的 rx_clk 作
显示 在 图示 13. 这些 terminals 是 在 高-阻抗 状态 在 电源-在 重置.