tlv1544c, tlv1544i, tlv1548c, tlv1548i, tlv1548m
低-电压 10-位 相似物-至-数字的 转换器
和 串行 控制 和 4/8 相似物 输入
slas139c – 12月 1996 – 修订 january 1999
12
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
9h 0h Ab
X
D0
mux 地址 为 频道 0
asyncflag 重置 低转换 比率 设置 至 快
转换 结果 从 频道 0
CS
数据 在
数据 输出
EOC
信号 频道 0 转变
FS
(为 dsp 模式)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
第一 循环 之后 powerup
async 标记
(内部的)
Hi–Z Hi–Z Hi–Z Hi–Z
X
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
图示 4. 电源 向上 initialization
输入 时钟 倒置 – inv clk
这 输入 数据 寄存器 使用 i/o clk 作 这 源 的 这 抽样 时钟. 这个 时钟 能 是 inverted 至 提供
更多 建制 时间. inv clk
能 invert 这 时钟. 当 inv clk是 grounded, 这 输入 时钟 为 这 输入 数据
寄存器 是 inverted. 这个 准许 一个 额外的 一个-half i/o clk 时期 为 这 输入 数据 建制 时间. 这个 是 有用的
为 一些 串行 接口. 当 这 输入 抽样 时钟 是 inverted, 这 输出 数据 改变 在 这 一样 时间
那 这 输入 数据 是 抽样.
表格 6. 函数 的 inv clk
情况
时钟
i/o clk 起作用的 边缘
inv clk fs 在 cs
↓
输出 数据
改变 在
输入 数据
抽样 在
高 高 (mp
†
模式)
↓ ↑
高 低 (dsp
‡
模式)
↑ ↓
低 高 (mp
†
模式)
↓ ↓
低 低 (dsp
‡
模式)
↑ ↑
†
mp = 微处理器 模式
‡
dsp = 数字的 信号 处理器 模式
: 点此下载
