6 www.国家的.com
8-位 模式
在 这 8-位 模式, pcm 数据 是 transferred inde-
pendently 为 各自 的 这 四 途径. 各自
频道 有 它的 专心致志的 transmit 和 receive
框架 信号, 这个 决定 这 时间-slots 至
是 带去 在 这 pcm 总线. 两个都 短的 同步 和
长 同步 框架 是 supported.
所有 这 途径 必须 有 这 一样 fs format
(也 短的 或者 长 同步), 在 情况 一个 频道 将
有 一个 有效的 框架 和 不同的 fs format, 这
设备 将 不 函数 合适的.
在 这 短的 同步, 这 框架 信号 必须 是 一个
位 长; 和 fsx 高 在 一个 下落 边缘 的
mclk, 这 next rising 边缘 的 mclk 使能 这
dx tristate 输出 缓存区, 这个 将 输出 这
sign 位. 这 下列的 7 rising edges 时钟 输出 这
remaining 7 位, 和 这 next rising 边缘 (9th)
使不能运转 这 dx 输出. 和 fsr 高 在 一个
下落 边缘 的 mclk, 这 next 下落 边缘 的
mclk latches 在 这 sign 位. 这 下列的 7 neg-
ative edges 的 mclk 将 然后 获得 这 remaining
7 位 的 这 新当选的 字节.
在 这 长 同步 框架, 这 框架 信号 必须 是
在 least 三 位 长. 这 dx 输出 缓存区 是
使能 和 这 rising 边缘 的 fsx 或者 在 这 ris-
ing 边缘 的 mclk, whichever comes 后来的, 和
这 第一 位 (sign) 是 clocked 输出. 这 下列的 7
rising edges 的 mlck 时钟 输出 这 remaining 7
位. 这 dx 输出 是 无能 用 这 9th rising
边缘 的 mclk. 一个 rising 边缘 在 fsr 将 导致
这 pcm 数据 在 dr 至 是 latched 在 在 这 next
下落 edges 的 mclk.
为 定时 图解 谈及 至 图.2, 图.4, 图.5
和 图.6.
32-位 模式
在 这 32-位 模式, 这 四 pcm 数据 字节 的 这
四 途径 是 treated 作 一个 单独的 32-位 数据
文字. 这 pcm 转移 是 started 用 这 积极的
脉冲 在 这 transmit 或者 receive 框架 同步
(fsx0, fsr0) 输入. 这 下列的 32 负的
edges 的 mclk 将 然后 获得 这 输入 pcm 数据
在 dr, 为 所有 4 频道 开始 从 频道 0;
当 这 积极的 edges 将 时钟 输出 这 transmit
pcm 数据 在 dx, 从 频道 0 至 频道 3. 在
这个 模式 这 管脚 fsx1 和 fsr1 变为 这
框架 信号 carry-输出 信号, 供应 一个 单独的-
位-长 框架 脉冲波 在 这 last 位 的 这 32-
位 stream 和 准许 另一 tp3094 至 是
连接 在 32-位 模式.
在 情况 任何 频道 是 powered 向下 (通过
这 pdn 管脚) 在 它的 assigned 时间 slot 这 dx
管脚 将 是 设置 在 tristate 和 这 dr 信号 将 是
ignored.
在 情况 所有 这 途径 是 放置 在 电源
向下, 这 设备 将 安静的 发生 这 fs carry
输出 在 fsx1, fsr1. 为 定时 图解 谈及
至 图.7 和 图.8.
测试 模式
这 tp3094 包含 这 下列的 测试 模式
• 数字的 loopback
• 相似物 loopback
• 直流 转换
这些 模式 能 是 编写程序 每 频道 或者
为 所有 4 途径 同时发生地.
这 设备 是 编写程序 在 任何 测试 模式 用
exercising 这 管脚 tst, pdn0, pdn1, pdn2,
pdn3 一起. 这 信号 至 这个 管脚 必须 是
稳固的 为 在 least 16 mclk 循环 在之前 这 de-
恶行 enters 任何 选择 测试 模式. 当 exiting
这 测试 模式, 这 pdn 必须 返回 至 这 previ-
ous 状态 至 重新开始 这 原来的 运行 状态.
在 任何 测试 模式 (tst=1), 它 将 不 是 pos-
sible 至 改变 这 pu/pd 状态 为 任何 频道
不 involved 在 这 测试 模式 配置 (e.g.
不 在 测试 模式). 这 频道(s) 下面 测试 必须
是 放置 在 电源 向上 较早的 这 测试 模式 selec-
tion, 在 情况 left 在 电源 向下, 任何 编写程序
测试 模式 将 不 是 运算的.
当 这 设备 exits 这 测试 模式, 正常的 运算-
限定 将 返回, 和 这 pu/pd programmabil-
ity 将 是 有, 用 这 状态 的 这 pdn
信号.
这 程序编制 的 这 测试 模式 是 符合
至 这 表格 在下.
这 数字的 loopback 是 一个 位 真实 反馈 从
这 pcm highway 至 这 pcm highway, 每-
formed exactly 在 这 pcm 内部的 接口.
各自 字节 是 looped 后面的 从 rx 至 tx 在 这
编写程序 时间 slot (fs). 这 相似物 输出 是
强迫 至 0vac 水平的 (典型地 2.4vdc), 和 低
输出 阻抗
.
这 相似物 loopback 是 执行 从 这 输出-
放 的 这 d/一个 转换器 (在之前 这 输出 放大器-
fier) 和 这 输入 的 这 一个/d, 所以 这 rx 信号 是
looped 后面的 对着 这 tx 方向, 通过 这
设备. 这 相似物 输出 是 在 0vac 水平的, 和
高 输出 阻抗.
在 这 直流 转换 模式, 这 频道 下面
测试 是 编写程序 至 转移 任何 直流 信号
(在里面 这 有 范围) 在 这 tx 方向,
从 这 相似物 gxo 至 这 dx 数字的 输出, 用
函数的 描述
(
持续)
: 点此下载
