首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:662247
 
资料名称:TSB41LV02APAP
 
文件大小: 630.53K
   
说明
 
介绍:
IEEE 1394a TWO PORT CABLE TRANSCEIVER/ARBITER
 
 


: 点此下载
  浏览型号TSB41LV02APAP的Datasheet PDF文件第26页
26
浏览型号TSB41LV02APAP的Datasheet PDF文件第27页
27
浏览型号TSB41LV02APAP的Datasheet PDF文件第28页
28
浏览型号TSB41LV02APAP的Datasheet PDF文件第29页
29

30
浏览型号TSB41LV02APAP的Datasheet PDF文件第31页
31
浏览型号TSB41LV02APAP的Datasheet PDF文件第32页
32
浏览型号TSB41LV02APAP的Datasheet PDF文件第33页
33
浏览型号TSB41LV02APAP的Datasheet PDF文件第34页
34
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
TSB41LV02A
ieee 1394a 二 端口 缆索 transceiver/arbiter
slls400a – january 2000 – 修订 将 2000
30
邮递 办公室 盒 655303
达拉斯市, 德州 75265
principles 的 运作
那里 是 四 行动 那 将 出现 在 这 phy-llc 接口: link 维护 要求, 状态 转移, 数据
transmit, 和 数据 receive. 这 llc issues 一个 维护 要求 至 读 或者 写 一个 phy 寄存器, 至 要求 这 phy
至 增益 控制 的 这 串行-总线 在 顺序 至 transmit 一个 小包装板盒, 或者 至 控制 arbitration acceleration.
这 phy 将 initiate 一个 状态 转移 也 autonomously 或者 在 回馈 至 一个 寄存器 读 要求 从 这
llc.
这 phy initiates 一个 receive 运作 whenever 一个 小包装板盒 是 received 从 这 串行-总线.
这 phy initiates 一个 transmit 运作 之后 winning 控制 的 这 串行-总线 下列的 一个 总线-要求 用 这 llc.
这 transmit 运作 是 initiated 当 这 phy grants 控制 的 这 接口 至 这 llc.
这 encoding 的 这 ctl0–ctl1 总线 是 显示 在 表格 10 和 表格 11.
表格 10. ctl encoding 当 phy 有 控制 的 这 总线
CTL0 CTL1 名字 描述
0 0 空闲 非 activity (这个 是 这 default 模式)
0 1 状态 状态 信息 是 正在 sent 从 这 phy 至 这 llc.
1 0 Receive 一个 新当选的 小包装板盒 是 正在 sent 从 这 phy 至 这 llc.
1 1 Grant 这 llc 有 被 给 控制 的 这 总线 至 send 一个 优于 小包装板盒.
表格 11. ctl encoding 当 llc 有 控制 的 这 总线
CTL0 CTL1 名字 描述
0 0 空闲 这 llc releases 这 总线 (传递 有 被 完成).
0 1 支撑 这 llc 是 支持 这 总线 当 数据 是 正在 准备好 为 传递, 或者 表明 那 另一 小包装板盒 是 至
是 transmitted (concatenated) 没有 arbitrating.
1 0 Transmit 一个 优于 小包装板盒 是 正在 sent 从 这 llc 至 这 phy.
1 1 保留 毫无
输出 differentiation
当 一个 annex j 类型 分开 屏障 是 执行 在 这 phy 和 llc, 这 ctl0–ctl1, d0–d7,
和 lreq 信号 必须 是 digitally differentiated 所以 那 这 分开 电路 函数 correctly. 数字的
differentiation 是 使能 在 这 tsb41lv02a 当 这 iso终端 是 低.
这 differentiation 运作 此类 那 这 输出 是 驱动 也 低 或者 高 为 一个 时钟 时期 whenever 这
信号 改变 逻辑 状态, 但是 否则 places 这 输出 在 一个 高-阻抗 状态 为 作 长 作 这 信号
逻辑 状态 仍然是 常量. 在 输入, hysteresis 缓存区 是 使用 至 转变 这 信号 至 这 准确无误的 逻辑 状态
当 这 信号 是 高-阻抗; 这 偏置 网络 的 这 annex j 类型 分开 电路 pulls 这 信号
电压 水平的 在 这 hysteresis 门槛 的 这 输入 缓存区 所以 那 这 previous 逻辑 状态 是 maintained.
这 correspondence 在 输出 逻辑 状态 和 输出 信号 水平的 是 illustrated 在 图示 14.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com