10
www.国家的.com
usbn9603/usbn9604
2.0 函数的 Overview
这 设备 是 一个 普遍的 串行 总线 (usb) Node 控制 兼容 和 USB 规格, 1.0 和 1.1. 它 integrates 面向
一个 单独的 IC 这 必需的 USB transceiver 和 一个 3.3v 调整器, 这 串行 接口 Engine (sie), USB endpoint fifos, 一个
多功能的 (8-位 并行的 或者 串行) 接口 和 一个 时钟 发生器. 一个 总的 的 七 endpoint pipes 是 supported: 一个 bidirec-
tional 为 这 mandatory 控制 EP0 和 一个 额外的 六 为 unidirectional endpoints 至 支持 USB 中断, 大(量) 和
isochronous 数据 transfers. 这 8-位 并行的 接口 支持 多路复用 和 非-多路复用 样式 CPU 地址/数据
buses. 这 同步的 串行 MICROWIRE 接口 准许 adapting 至 CPUs 没有 外部 地址/数据 buses. 一个 pro-
grammable 中断 输出 scheme 准许 adapting 至 不同的 中断 signaling (所需的)东西.
谈及 至 图示 2 为 这 主要的 函数的 blocks, 描述 在 这 下列的 sections.
2.1 TRANSCEIVER
这 设备 包含 一个 高-速 transceiver 这个 组成 的 三 主要的 函数的 blocks:
—
差别的 接受者
—
单独的-结束 接受者 和 在-碎片 电压 涉及
—
传输者 和 在-碎片 电流 源.
这个 transceiver 满足 这 效能 (所需的)东西 描述 在 chapter 7 的 这 usb 规格, 版本 1.1.
至 降低 信号 skew, 这 差别的 输出 swings 的 这 传输者 是 好 保持平衡. 回转-比率 控制 是 使用 在 这
驱动器 至 降低 radiated 噪音 和 串扰. 这 驱动器 支持 触发-状态 运作 至 准许 双向的, half-duplex
运作 的 这 transceiver.
这 差别的 接受者 运作 在 这 完全 一般 模式 范围, 和 有 一个 延迟 有保证的 至 是 大 比
那 的 这 单独的-结束 接受者. 这个 避免 潜在的 glitches 在 这 串行 接口 Engine (sie) 之后 单独的-结束 ze-
ros.
单独的-结束 接受者 是 呈现 在 各自 的 这 二 数据 线条. 这些 是 必需的, 在 增加 至 这 差别的 接受者, 至
发现 一个 绝对 电压 和 一个 切换 门槛 在 0.8v 和 2.0v (ttl 输入). 至 增加 V
cc
拒绝, 没有
glitching, 一个 电压 涉及 sets 这 单独的-结束 切换 涉及. 一个 外部 1.5
±
5% K
Ω
电阻 是 必需的 在 D+ 至
表明 那 这个 是 一个 高-速 node. 这个 电阻 应当 是 系 至 一个 电压 源 在 3.0v 和 3.6v, 和 关联
至 这 local 地面, 此类 作 这 输出 提供 在 管脚 v3.3.
2.2 电压 调整器 (vreg)
这 电压 调整器 提供 3.3v 为 这 整体的 transceiver 从 5.0v 设备 电源 或者 USB 总线 电源. 这个 输出
能 是 使用 至 供应 电源 至 这 1.5 K
Ω
拉-向上 电阻. 这个 输出 必须 是 decoupled 和 一个 1
µ
F tantalum 电容
至 地面. 它 能 是 无能 下面 软件 控制 至 准许 使用 这 设备 在 一个 3.3v 系统.
2.3 串行 接口 ENGINE (sie)
这 SIE 是 包括 的 物理的 (phy) 和 媒介 进入 控制 (mac) modules. 这 PHY 单元 包含 这 数字的-
时钟 恢复 电路, 一个 数字的 glitch 过滤, 终止 的 小包装板盒 (eop) 发现 电路系统, 和 位 stuffing 和 unstuffing 逻辑. 这
MAC 单元 包含 小包装板盒 formatting, CRC 一代 和 checking, 和 endpoint 地址 发现. 它 提供 这
需要 控制 至 给 这 nak, ACK 和 STALL responses 作 决定 用 这 Endpoint Pipe 控制 (epc) 为 这
指定 endpoint pipe. 这 SIE 是 也 有责任 为 detecting 和 reporting usb-明确的 events, 此类 作 nodereset,
NodeSuspend 和 noderesume. 这 单元 输出 信号 至 这 transceiver 是 好 matched (下面 1 ns) 至 降低
skew 在 这 usb 信号.
这 USB 规格 assign 位 stuffing 和 unstuffing 作 这 方法 至 确保 足够的 电的 transitions 在 这 线条
至 使能 时钟 恢复 在 这 接到 终止. 这 位 stuffing 块 确保 那 whenever 一个 string 的 consecutive 1’s 是
encountered, 一个 0 是 inserted 之后 每 sixth 1 在 这 数据 stream. 这 位 unstuffing 逻辑 reverses 这个 处理.
这 时钟 恢复 块 使用 这 新当选的 NRZI 数据 至 extract 一个 数据 时钟 (12 mhz) 从 一个 48 MHz 输入 时钟. 这个
输入 时钟 是 获得 从 一个 24 MHz 振荡器 在 conjunction 和 PLL 电路系统 (时钟 doubler). 这个 时钟 是 使用 在 这 数据
恢复 电路. 这 输出 的 这个 块 是 二进制的 数据 (解码 从 这 NRZI stream) 这个 能 是 appropriately 抽样
使用 这 提取 12 MHz 时钟. 这 jitter 效能 和 定时 特性 满足 这 (所需的)东西 设置 forth 在 chap-
ter 7 的 这 usb 规格.