idt70v05s/l
高-速 3.3v 8k x 8 双-端口 静态的 内存 商业的 温度 范围
6.35 13
真实 表格 iv —
地址 busy arbitration
输入 输出
一个
0L
-一个
12L
CECE
CECE
CE
L
CECE
CECE
CE
R
一个
0R
-一个
12R
BUSYBUSY
BUSYBUSY
BUSY
L
(1)
BUSYBUSY
BUSYBUSY
BUSY
R
(1)
函数
XX
非 相一致
H H 正常的
HX
相一致
H H 正常的
XH
相一致
H H 正常的
LL
相一致
(2) (2) 写 inhibit
(3)
注释:
2941 tbl 16
1. 管脚
BUSY
L
和
BUSY
R
是 两个都 输出 当 这 部分 是 配置 作 一个 主控. 两个都 是 输入 当 配置 作 一个 从动装置.
BUSY
X
输出 在 这
idt70v05 是 推 拉, 不 打开 流 输出. 在 slaves 这
BUSY
X
输入 内部 inhibits 写.
2. l 如果 这 输入 至 这 opposite 端口 是 稳固的 较早的 至 这 地址 和 使能 输入 的 这个 端口. h 如果 这 输入 至 这 opposite 端口 became 稳固的 之后
这 地址 和 使能 输入 的 这个 端口. 如果 t
APS
是 不 符合, 也
BUSY
L
或者
BUSY
R
= 低 将 结果.
BUSY
L
和
BUSY
R
输出 不能 是 低
同时发生地.
3. 写 至 这 left 端口 是 内部 ignored 当
BUSY
L
输出 是 驱动 低 regardless 的 真实的 逻辑 水平的 在 这 管脚. 写 至 这 正确的 端口 是
内部 ignored 当
BUSY
R
输出 是 驱动 低 regardless 的 真实的 逻辑 水平的 在 这 管脚.
真实 表格 v — 例子 的 semaphore procurement sequence
(1,2)
功能 D
0
- d
7
Left D
0
- d
7
正确的 状态
非 action 1 1 semaphore 自由
left 端口 写 "0" 至 semaphore 0 1 left 端口 有 semaphore token
正确的 端口 写 "0" 至 semaphore 0 1 非 改变. 正确的 一侧 有 非 写 进入 至 semaphore
left 端口 写 "1" 至 semaphore 1 0 正确的 端口 obtains semaphore token
left 端口 写 "0" 至 semaphore 1 0 非 改变. left 端口 有 非 写 进入 至 semaphore
正确的 端口 写 "1" 至 semaphore 0 1 left 端口 obtains semaphore token
left 端口 写 "1" 至 semaphore 1 1 semaphore 自由
正确的 端口 写 "0" 至 semaphore 1 0 正确的 端口 有 semaphore token
正确的 端口 写 "1" 至 semaphore 1 1 semaphore 自由
left 端口 写 "0" 至 semaphore 0 1 left 端口 有 semaphore token
left 端口 写 "1" 至 semaphore 1 1 semaphore 自由
注释:
2941 tbl 17
1. 这个 表格 denotes 一个 sequence 的 events 为 仅有的 一个 的 这 第八 semaphores 在 这 idt70v05.
2. 那里 是 第八 semaphore flags 写 至 通过 i/o
0
和 读 从 所有 i/o's (i/o
0
-i/o
7
). 这些 第八 semaphores 是 addressed 用 一个
0
- 一个
2
.
函数的 描述
这 idt70v05 提供 二 端口 和 独立的 控制,
地址 和 i/o 管脚 那 准许 独立 进入 为 读
或者 写 至 任何 location 在 记忆. 这 idt70v05 有 一个
自动 电源 向下 特性 控制 用
CE
. 这
CE
控制 在-碎片 电源 向下 电路系统 那 准许 这
各自的 端口 至 go 在 一个 备用物品 模式 当 不 选择
(
CE
高). 当 一个 端口 是 使能, 进入 至 这 全部
记忆 排列 是 permitted.
中断
如果 这 用户 chooses 至 使用 这 中断 函数, 一个 记忆
location (邮递 盒 或者 message 中心) 是 assigned 至 各自 端口.
这 left 端口 中断 标记 (
INT
L
) 是 设置 当 这 正确的 端口
写 至 记忆 location 1ffe (十六进制). 这 left 端口 clears 这
中断 用 读 地址 location 1ffe. likewise, 这
正确的 端口 中断 标记 (
INT
R
) 是 设置 当 这 left 端口 写 至
记忆 location 1fff (十六进制) 和 至 clear 这 中断 标记
(
INT
R
), 这 正确的 端口 必须 读 这 记忆 location 1fff.
这 message (8 位) 在 1ffe 或者 1fff 是 用户-定义. 如果 这
中断 函数 是 不 使用, 地址 locations 1ffe 和
1fff 是 不 使用 作 邮递 boxes, 但是 作 部分 的 这 随机的
进入 记忆. 谈及 至 真实 表格 为 这 中断 opera-
tion.
busy 逻辑
busy 逻辑 提供 一个 硬件 indication 那 两个都 端口
的 这 内存 有 accessed 这 一样 location 在 这 一样
时间. 它 也 准许 一个 的 这 二 accesses 至 proceed 和
信号 这 其它 一侧 那 这 内存 是 “busy”. 这 busy 管脚 能
然后 是 使用 至 stall 这 进入 直到 这 运作 在 这 其它
一侧 是 完成. 如果 一个 写 运作 有 被 attempted
从 这 一侧 那 receives 一个 busy indication, 这 写 信号
是 gated 内部 至 阻止 这 写 从 proceeding.
这 使用 的 busy 逻辑 是 不 必需的 或者 desirable 为 所有
产品. 在 一些 具体情况 它 将 是 有用的 至 logically 或者
这 busy 输出 一起 和 使用 任何 busy indication 作 一个