3
整体的
电路
系统, 公司
ICS950902
0475g—03/23/04
管脚 描述
管脚 描述 持续 在 next 页.
管脚 管脚 管脚
# 名字 类型
1
*fs0/ref0
i/o 频率 选择 获得 输入 管脚 / 14.318 mhz 涉及 时钟.
2
地
PWR 地面 管脚.
3
X1
在 Cr
ystal 在put,nominally14.318mhz.
4
X2
输出 Cr
ystal 输出put, nominally14.318mhz
5 VDDAGP PWR 电源 su
pply为 agp clocks, 名义上的 3.3v
6
*mode/agpclk0
i/o 函数 选择 获得 输入 管脚, 1=desktop 模式, 0=mobile 模式 / agp 时钟 output.
7
*sel_408/k7/agpclk1
i/o cpu 输出
put type 选择 获得 在putp在 0= k7, 1= ck408 / agp 时钟 输出put.
8 *(pci_stop#)agpclk2 i/o
stops 所有 pciclks besides 这 pciclk_f clocks 在 逻辑 0 水平的, 当 输入 低. 这个 输入
是 使活动 b
y这 模式 选择p在 / agp 时钟 输出put.
9 GNDAGP PWR 地面
p在 为 这 agp 输出puts
10 **fs1/pciclk_f i/o Fre
quency选择 获得 在putp在 / 3.3v pci 自由 running时钟 输出put.
11 **sel_sdr/ddr#/pciclk1 i/o 记忆 类型 选择 获得 输入 管脚 0= ddr, 1= pc133 sdram / 3.3v pci 时钟 output.
12 *multsel/pciclk2 i/o 3.3v lvttl 输入 为 选择 这 电流 乘法器 为 cpu 输出 / 3.3v pci 时钟 输出.
13
GNDPCI
PWR 地面
p在 为 这 pci 输出puts
14
PCICLK3
输出 pci 时钟 输出
put.
15
PCICLK4
输出 pci 时钟 输出
put.
16
VDDPCI
PWR 电源 su
pply为 pci clocks, 名义上的 3.3v
17
PCICLK5
输出 pci 时钟 输出
put.
18 *(clk_stop#)pciclk6 i/o
stops 所有 cpu, ddr/sdram 和 fb_输出 clocks 在 逻辑 0 水平的, 当 输入 low. 这个 输入
是 使活动 b
y这 模式 选择p在 / pci 时钟 输出put.
19
GND48
PWR 地面
p在 为 这 48mhz 输出puts
20
*fs3/48mhz
i/o Fre
quency选择 获得 在putp在 / fixed 48mhz 时钟 输出put. 3.3v
21
*fs2/24_48mhz
i/o Fre
quency选择 获得 在putp在 / fixed 24 或者 48mhz 时钟 输出put. 3.3v.
22
AVDD48
PWR 电源 为 24/48mhz 输出
puts 和 fixed pll 核心, 名义上的 3.3v
23
VDD
PWR 电源 su
pply, 名义上的 3.3v
24
地
PWR 地面
p在.
25 IREF 输出
这个 管脚 establishes 这 涉及 电流 为 这 cpuclk pairs. 这个 管脚 需要 一个 fixed
precision 电阻 系 至ground 在 顺序 至 establish 这 一个ppropriate 电流.
26 *(pd#)reset# i/o
异步的 起作用的 低 输入 管脚 使用 至 电源 向下 这 设备 在 一个 低 电源 状态.
这个 输入 是 使活动 用 这 模式 选择 管脚 / real 时间 系统 重置 信号 为
频率 齿轮 比率 改变 或者 看门狗 计时器 timeout. 这个 信号 是 起作用的 低.
27 SCLK 在 时钟
p在 的 i2c circuitry5v tolerant
28
SDATA
i/o 数据 管脚 为 i2c 电路系统 5v tolerant
* 内部的 拉-向上 电阻
** 内部的 拉-向下 电阻
描述
~ 这个 输出 有 2x 驱动 力量
: 点此下载
