8
v436516r04vatg-10pc rev. 1.1 二月 2001
mosel vitelic
v436516r04vatg-10pc
注释:
1. 这 指定 值 是 有效的 当 地址 是 changed 非 更多 比 once 在 t
CK
(最小值.) 和 当 非
运作 commands 是 注册 在 每 rising 时钟 边缘 在 t
RC
(最小值). 值 是 显示 每 单元
bank.
2. 这 指定 值 是 有效的 当 数据 输入 (dq
’
s) 是 稳固的 在 t
RC
(最小值.).
3. 所有 交流 特性 是 显示 为 设备 水平的.
一个 最初的 pause 的 100
µ
s 是 必需的 之后 电源-向上, 然后 一个 precharge 所有 banks command 必须 是 给 followed
用 8 自动 refresh (cbr) 循环 在之前 这 模式 寄存器 设置 运作 能 begin.
4. 交流 定时 tests 有 v
IL
= 0.4v 和 v
IH
= 2.4v 和 这 定时 关联 至 这 1.4v 转型 要点. 这 转变
时间 是 量过的 在 v
IH
和 v
IL
. 所有 交流 度量 假设 t
T
= 1 ns 和 这 交流 输出 加载 电路
显示. 明确的 tac 和 toh 参数 是 量过的 和 一个 50 pf 仅有的, 没有 任何 resistive 末端 和 和
一个 输入 信号 的 1v / ns 边缘 比率 在 0.8v 和 2.0v
refresh 循环
17 t
SREX
自 refresh exit 时间
10
–
ns 9
18 t
REF
refresh 时期 (4096 循环) 64
–
ms 8
读 循环
19 t
OH
数据 输出 支撑 时间 3
–
ns 4
20 t
LZ
数据 输出 至 低 阻抗 时间 0
–
ns
21 t
HZ
数据 输出 至 高 阻抗 时间 3 9 ns 10
22 t
DQZ
dqm 数据 输出 使不能运转 latency 2
–
CLK
写 循环
23 t
DPL
数据 输入 至 precharge (写 恢复) 2
–
CLK
24 t
DAL
数据 在 至 起作用的/refresh 5
–
CLK 11
25 t
DQW
dqm 写 掩饰 latency 0
–
CLK
交流 特性
3,4
T
一个
= 0
°
至 70
°
c; v
SS
= 0v; v
CC
= 3.3v
±
0.3v, t
T
= 1 ns (持续)
# 标识 参数
限制 值
单位 便条
-10pc
最小值 最大值
: 点此下载
