16
mosel vitelic
V53C16258H
v53c16258h rev. 3.8 十一月 1999
函数的 描述
这 V53C16258H是 一个 cmos 动态 内存
优化 为 高 数据 带宽, 低 电源
产品. 它 是 functionally 类似的 至 一个 传统的
动态 内存. 这 v53c16258h 读 和 写
数据 用 multiplexing 一个 18-位 地址 在 一个 9-位
行 和 一个 9-位 column 地址. 这 行 地址 是
latched 用 这 行 地址 strobe (ras). 这
column 地址 “flows through” 一个 内部的 地址
缓存区 和 是 latched 用 这 column 地址 strobe
(cas
). 因为 进入 时间 是 primarily 依赖
在 一个 有效的 column 地址 相当 比 这 准确的
时间 那 这 cas 边缘 occurs, 这 延迟 时间 从
RAS至 cas 有 little 效应 在 这 进入 时间.
记忆 循环
一个 记忆 循环 是 initiated 用 bringing ras 低.
任何 记忆 循环, once initiated, 必须 不 是
结束 或者 aborted 在之前 这 最小 t
RAS
时间 有
expired. 这个 确保 恰当的 设备 运作 和
数据 integrity. 一个 新 循环 必须 不 是 initiated 直到
这 最小 precharge 时间 t
RP
/t
CP
有 消逝.
读 循环
一个 读 循环 是 执行 用 支持 这 写
使能 (我们) 信号 高 在 一个 ras/cas
运作. 这 column 地址 必须 是 使保持 为 一个
最小 指定 用 t
AR
. 数据 输出 变为 有效的
仅有的 当 t
OAC
, t
RAC
, t
CAA
和 t
CAC
是 所有
satisifed. 作 一个 结果, 这 进入 时间 是 依赖
在 这 定时 relationships 在 这些
参数. 为 例子, 这 进入 时间 是 限制
用 t
CAA
当 t
RAC
, t
CAC
和 t
OAC
是 所有 satisfied.
写 循环
一个 写 循环 是 执行 用 带去 我们 和
CAS低 在 一个 ras 运作. 这 column
地址 是 latched 用 cas. 这 写 循环 能 是
我们控制 或者 cas 控制 取决于 在
whether 我们或者 cas falls 后来的. consequently, 这
输入 数据 必须 是 有效的 在 或者 在之前 这 下落 边缘
的我们或者 cas, whichever occurs last. 在 这 cas-
控制 写 循环, 当 这 leading 边缘 的
我们occurs 较早的 至 这 cas 低 转变, 这 i/o
数据 管脚 将 是 在 这 高-z 状态 在 这 beginning
的 这 写 函数. ending 这 写 和 ras 或者
CAS将 维持 这 输出 在 这 高-z 状态.
在 这 我们 控制 写 循环, oe 必须 是 在
这 高 状态 和 t
OED
必须 是 satisfied.
扩展 数据 输出 页 模式
edo 页 运作 准许 所有 512 columns
在里面 一个 选择 行 的 这 设备 至 是 randomly
accessed 在 一个 高 数据 比率. 维持 ras 低
当 performing successive cas 循环 retains 这
行 地址 内部 和 排除 这 需要 至
reapply 它 为 各自 循环. 这 column 地址 缓存区
acts 作 一个 transparent 或者 流动-通过 获得 当
CAS是 高. 因此, 进入 begins 从 这
occurrence 的 一个 有效的 column 地址 相当 比
从 这 下落 边缘 的 cas
, eliminating t
ASC
和 t
T
从 这 核心的 定时 path. cas latches 这
地址 在 这 column 地址 缓存区. 在
edo 运作, 读, 写, 读-modify-写 或者
读-写-读 循环 是 可能 在 随机的
地址 在里面 一个 行. 下列的 这 最初的 entry
循环 在 hyper 页 模式, 进入 是 t
CAA
或者 t
CAP
控制. 如果 这 column 地址 是 有效的 较早的 至 这
rising 边缘 的 cas, 这 进入 时间 是 关联 至
这 cas rising 边缘 和 是 指定 用 t
CAP
. 如果 这
column 地址 是 有效的 之后 这 rising cas
边缘,
进入 是 安排时间 从 这 occurrence 的 一个 有效的
地址 和 是 指定 用 t
CAA
. 在 两个都 具体情况, 这
下落 边缘 的 cas
latches 这 地址 和
使能 这 输出.
edo 提供 一个 sustained 数据 比率 的 83 mhz 为
产品 那 需要 高 带宽 此类 作 位-
编排 graphics 或者 高-速 信号 处理.
这 下列的 等式 能 是 使用 至 计算 这
最大 数据 比率:
自 refresh
自 refresh 模式 提供 内部的 refresh con-
trol 信号 至 这 dram 在 扩展 时期 的
inactivity. 设备 运作 在 这个 模式 提供
额外的 电源 savings 和 设计 使容易 用 elimi-
nation 的 外部 refresh 控制 信号. 自 re-
fresh 模式 是 initiated 和 一个 cas 在之前 ras
(cbr) refresh 循环, 支持 两个都 ras 低 (t
RASS
)
和CAS低 (t
CHD
) 为 一个 指定 时期. 两个都 的
这些 参数 是 指定 和 最小 val-
ues 至 保证 entry 在 自 refresh 运作.
once 这 设备 有 被 放置 在 至 自 refresh
模式 这 cas 时钟 是 非 变长 必需的 至 主要的-
tain 自 refresh 运作.
数据 比率
512
t
RC
511 t
PC
×
+
----------------------------------------=
: 点此下载
