规格
isplsi 5384va
17
TMS 输入 - 这个 管脚 是 这 测试 模式 选择 输入, 这个 是 使用 至 控制 这 jtag 状态 机器.
TCK 输入 - 这个 管脚 是 这 测试 时钟 输入 管脚 使用 至 时钟 通过 这 jtag 状态 机器.
TDI 输入 - 这个 管脚 是 这 jtag 测试 数据 在 管脚 使用 至 加载 数据.
TDO 输出 - 这个 管脚 是 这 jtag 测试 数据 输出 管脚 使用 至 变换 数据 输出.
TOE/i/o0 输入/输出 - 这个 管脚 功能 作 也 这 测试 输出 使能 管脚 或者 一个 i/o 管脚 为基础 在之上
客户's 设计. toe tristates 所有 i/o 管脚 当 一个 逻辑 低 是 驱动.
goe0, goe1 输入 - 这些 二 管脚 是 这 global 输出 使能 输入 管脚.
gset/grst 专心致志的 设置/重置 输入 - 这个 管脚 是 有 至 所有 寄存器 在 这 设备 和 能
independently 是 配置 作 preset, 重置 或者 非 效应 在 各自 寄存器. 这 global 极性
(起作用的 高 或者 低 输入) 为 这个 管脚 是 也 可选择的.
i/o 输入/输出 –这些 是 这 一般 目的 i/o 使用 用 这 逻辑 排列.
地 地面
NC
1
非 连接.
VCC Vcc
clk0,CLK1 专心致志的 时钟 输入 为 所有 寄存器. 两个都 clocks 是 muxed 在之前 正在 使用 作 这 时钟
输入 至 所有 寄存器 在 这 设备.
clk2 / i/o, 输入/输出 - 这些 管脚 函数 作 也 专心致志的 时钟 输入 为 所有 寄存器 或者 一个 i/o
CLK3 / i/o 管脚 为基础 在之上 客户's 设计. 两个都 clocks 是 muxed 在之前 正在 使用 作 这 时钟 输入
至 所有 寄存器 在 这 设备.
VCCIO 输入 - 这个 管脚 是 使用 如果 一个 optional 2.5v 输出 是 至 是 使用. 每 io 能 independently
选择 也 3.3v 或者 这 optional 电压 作 它的 输出 水平的. 如果 这 optional 输出 电压 是
不 必需的, 这个 管脚 必须 是 连接 至 这 vcc 供应. 可编程序的 拉-向上 电阻器 和
总线-支撑 latches 仅有的 绘制 电流 从 这个 供应.
信号 描述
信号 名字 描述
1. nc 管脚 是 不 至 是 连接 至 任何 起作用的 信号, vcc 或者 地.
: 点此下载
