ADMC300
–16–
rev. b
模数转换器 组 延迟
这 数字的 过滤 的 这 adcs carry 输出 二 重要的 func-
tions. 第一, 它们 除去 这 输出-的-带宽 quantization 噪音,
这个 有 被 suitably shaped 用 这 噪音-shaping 电路 的
这 输入 modulator stages. 这 数字的 过滤 然后 decimate 这
高 频率 bitstream 从 这 modulators 至 一个 更小的 比率
16-位 文字. 这 更小的 比率 是 设置 用 这 模数转换器 分隔 寄存器
为 这 各自的 模数转换器 banks 作 描述 先前. 这
消除走样 decimation 过滤 将 是 modeled 用 这 z-domain
转移 函数:
H
SINC
(
Z
)
=
1
64
1
−
z
−
64
1
−
z
−
1
3
有关联的 和 这 sinc 过滤 是 一个 组 延迟 那 将 是
近似 用:
t
φ
=
1. 5
f
S
在哪里 f
S
是 这 更新 比率 的 这 particular 模数转换器 频道. 在
顺序 至 降低 这 impact 的 这 组 延迟 在 这 整体的
效能 的 这 控制 系统, 它 是 advantageous 至 在-
样本 这 adcs 在 一个 比率 faster 比 这 pwm 频率.
模数转换器 校准
这 模数转换器 系统 的 这 admc300 有 一个 校准 特性
那 将 是 使用 至 无效的 任何 补偿 在 这 模数转换器 途径. 那里
是 一个 5-位 模数转换器 校准 寄存器, adccal 那 有 一个 dedi-
cated 位 为 各自 模数转换器 频道. 设置 这 适合的 位 的
这 adccal 寄存器 将 放置 这 各自的 模数转换器 频道 在
这 的fset 校准 状态. 位 0 控制 adc1, 位 1 con-
trolsadc2, 等 当 这 适合的 位 的 这 adccal
寄存器 是 设置, 这 二 输入 管脚 有关联的 和 那 模数转换器 chan-
nel 是 effectively disconnected 从 这 管脚 的 这 admc300
和 连接 内部 至 这 涉及 电压. 之后 wait-
ing 为 这 安排好 时间 的 这 decimation 过滤, 这 resultant
模数转换器 代号 是 一个 measure 的 这 补偿 为 那 particular 模数转换器
频道. 这个 号码 应当 是 saved 在 记忆 和 使用 至
准确无误的 所有 更远 度量 从 那 频道.
模数转换器 中断 一代
二 专心致志的 中断 是 有关联的 和 这 模数转换器 系统
的 这 admc300, 一个 为 各自 的 这 模数转换器 banks. 这 inter-
rupts 是 发生 之后 这 模数转换器 数据 寄存器 的 这 particu-
lar bank 有 被 updated 用 也 一个 内部的 或者 外部
convst 脉冲波. 中断 是 不 发生 当 这 adcs
是 在 这 读 模式. 那里 是 独立的 中断 vector loca-
tions 有关联的 和 各自 的 这 中断 来源. 这 模数转换器
bank 一个 中断 是 这 最高的 priority 中断 和 它的 vector
地址 在 程序 记忆 location 0x0030. 这 bank b
中断 是 这 第三 最高的 priority 中断 和 一个 vector
地址 的 0x0038. 各自 中断 有 一个 四 文字 空间 在 这
vector 表格. 这 sequencing 和 masking 的 这些 中断 是
managed 用 这 可编程序的 中断 控制 (pic)
块 描述 后来的.
模数转换器 多路调制器 控制
这 admc300 有 三 数字的 输出 管脚, mux2, mux1
和 mux0, 那 能 是 使用 至 驱动 一个 外部 多路调制器 至
喂养 额外的 相似物 输入 至 这 adcs 如果 必需的. 使用
这些 控制 线条, 向上 至 第八 相似物 信号 可以 是 exter-
nally 多路复用 在 各自 模数转换器 频道, 准许 expansion
向上 至 40 相似物 输入. 这 状态 的 这 三 多路调制器 管脚
是 直接地 控制 从 这 adcctrl 寄存器, 使用 位
4
–
6. 位 4 的 这 adcctrl 寄存器 直接地 控制 这
mux0 管脚, 所以 那 设置 这个 位 将 放置 一个 hi 水平的 在 这
mux0 管脚. similarly, 位 5 直接地 控制 这 mux1 管脚
和 位 6 控制 这 mux2 管脚.
因为 的 这 finite impulse 回馈 的 这 decimation 过滤
的 这 adcs, 它 是 通常地 仅有的 slower 动态 信号 那 是
多路复用 在 这 adcs. 在 一个 典型 发动机 控制 系统,
此类 信号 将 comprise 这 直流 link 电压, 这 输出 的
各种各样的 温度 传感器, 涉及 输入, 等
模数转换器 状态
因为 的 这 动态 特性 的 这 decimation 过滤
的 这 sigma-delta 转换器, 它 是 需要 至 准许 这
impulse 回馈 的 这 过滤 至 decay 在之前 meaningful,
精确 数据 是 有. 那里 是 一个 一个-位 状态 寄存器,
adcstat, 在 这 admc300 那 indicates whether 或者 不
有效的 数据 是 有 从 这 模数转换器. 位 0 的 这 adcstat
寄存器 是 asserted 当 这 decimation 过滤 是 安排好 至
表明 那 数据 是 不 还 有效的. 这个 busy 位 能 是 pro-
grammed 至 代表 这 状态 的 这 decimation 过滤 的 也
bank 一个 或者 bank b 用 程序编制 位 9 的 这 adcctrl
寄存器. 这 busy 位 将 go 起作用的 为 四 模数转换器 样本
时期 任何 时间 那 adcctrl, adccal 或者 adcsync
是 写 至. 如果 位 9 的 这 adcctrl 寄存器 是 cleared, 这
busy 位 将 go 起作用的 任何 时间 adcdiva 是 写 至, 和 这
四 模数转换器 样本 时期 宽度 的 这 busy 脉冲波 将 是 四
模数转换器 bank 一个 样本 时期. 如果 位 9 的 这adcctrl 寄存器
是 设置, 这 busy 位 将 go 起作用的 任何 时间 这 adcdivb
寄存器 是 写 至, 和 这 四 模数转换器 样本 时期 宽度 的
这 busy 脉冲波 将 是 四 模数转换器 bank b 样本 时期. 它 是
安静的 可能 至 读 这 模数转换器 数据 寄存器 当 这 busy
信号 是 asserted. 不管怎样, 小心 必须 是 带去 在 这 interpre-
tation 的 此类 数据.
模数转换器 电源-向下 和 重置 特性
这 模数转换器 部分 的 这 admc300 有 确实 电源-向下
特性 那 将 是 使用 至 减少 这 整体的 电源 consump-
tion 的 这 部分. 各自 bank 的 这 模数转换器 系统 将 是 individually
powered 向下 如果 所有 途径 的 那 bank 是 不 使用 在 一个 par-
ticular 应用. 设置 位 10 的 这adcctrl 寄存器 将
电源 向下 这 输入 modulators 的 两个都 模数转换器途径 的
模数转换器 bank 一个. similarly, 设置 位 11 的 这ADCCTRL
寄存器 将 电源 向下 这 三 模数转换器 途径 的 bank b.
clearing 这些 位 将 使能 这 输入 modulators 的 这
各自的 banks. 在 power-向上, 两个都 位 10 和 11 的 这
adcctrl 寄存器 是 设置 用 default, 所以 那 所有 five 输入
modulator stages 是 无能. 至 运作 这 必需的 模数转换器
途径, 这 适合的 位 在 这 adcctrl 寄存器 必须
是 cleared.
在 增加, 设置 位 12 的 这 adcctrl 寄存器 将
电源 向下 这 内部的 涉及 电路系统. 更远 电源
减少 是 可能 如果 这个 涉及 电路系统 是 powered 向下.
不管怎样, 这个 位 有 一个 效应 仅有的 如果 两个都 模数转换器 banks 是 也
powered 向下. clearing 位 12 的 这 adcctrl 寄存器 将
使能 这 内部的 涉及 电路系统.
它 是 也 可能 至 强迫 一个 重置 的 所有 five 输入 modulators 的
这 模数转换器 系统 用 设置 位 14 的 这 adcctrl 寄存器.
设置 位 15 的 这 adcctrl 寄存器 将 强迫 一个 重置 的
这 decimation 过滤 在 所有 five 模数转换器 途径. 在 顺序 至
来到 输出 的 输入 modulator 重置 或者 decimation 过滤 重置,
这 各自的 位 必须 是 cleared. 在 电源-向上, 这些 位 是
: 点此下载
