2003 将 26 2
飞利浦 半导体 产品 规格
双 d-类型 flip-flop 和 设置 和 重置;
积极的-边缘 触发
74ALVC74
特性
•
宽 供应 电压 范围 从 1.65 至 3.6 V
•
遵守 和 电子元件工业联合会 标准:
jesd8-7 (1.65 至 1.95 v)
jesd8-5 (2.3 至 2.7 v)
jesd8b/jesd36 (2.7 至 3.6 v).
•
3.6 v tolerant 输入/输出
•
cmos 低 电源 消耗量
•
直接 接口 和 ttl 水平 (2.7 至 3.6 v)
•
电源-向下 模式
•
获得-向上 效能 超过 250 毫安
•
静电释放 保护:
hbm eia/jesd22-a114-一个 超过 2000 V
mm eia/jesd22-a115-一个 超过 200 v.
描述
这 74alvc74 是 一个 双 积极的-边缘 triggered, d-类型
flip-flop 和 单独的 数据 (d), 时钟 (cp), 设置 (sd) 和
重置 (rd) 输入 和 complementary q 和 Q 输出.
这 设置 和 重置 是 异步的 起作用的 低 输入
和 运作 independently 的 这 时钟 输入. 信息
在 这 数据 输入 是 transferred 至 这 q 输出 在 这
低-至-高 转变 的 这 时钟 脉冲波. 这 d 输入
必须 是 稳固的 一个 设置-向上 时间 较早的 至 这 低-至-高
时钟 转变 为 predictable 运作.
施密特-触发 action 在 这 时钟 输入 制造 这 电路
高级地 tolerant 至 slower 时钟 上升 和 下降 时间.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c.
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w).
P
D
=C
PD
×
V
CC
2
×
f
i
×
N+
Σ
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz;
f
o
= 输出 频率 在 mhz;
C
L
= 输出 加载 电容 在 pf;
V
CC
= 供应 电压 在 伏特;
N = 总的 加载 切换 输出;
Σ
(c
L
×
V
CC
2
×
f
o
) = 总 的 这 输出.
2. 这 情况 是 v
I
= 地 至 V
CC
.
标识 参数 情况 典型 单位
t
PHL
/t
PLH
传播 延迟 nCP 至 nq, nQV
CC
= 1.8 v; c
L
= 30 pf; r
L
=1k
Ω
3.7 ns
V
CC
= 2.5 v; c
L
= 30 pf; r
L
= 500
Ω
2.6 ns
V
CC
= 2.7 v; c
L
= 50 pf; r
L
= 500
Ω
2.8 ns
V
CC
= 3.3 v; c
L
= 50 pf; r
L
= 500
Ω
2.7 ns
t
PHL
/t
PLH
传播 延迟 nsd, nrd 至 nq, nQV
CC
= 1.8 v; c
L
= 30 pf; r
L
=1k
Ω
3.5 ns
V
CC
= 2.5 v; c
L
= 30 pf; r
L
= 500
Ω
2.5 ns
V
CC
= 2.7 v; c
L
= 50 pf; r
L
= 500
Ω
3.1 ns
V
CC
= 3.3 v; c
L
= 50 pf; r
L
= 500
Ω
2.3 ns
f
最大值
最大 时钟 频率 425 MHz
C
I
输入 电容 3.5 pF
C
PD
电源 消耗 电容 每 缓存区 V
CC
= 3.3 v; 注释 1 和 2 35 pF
: 点此下载
