TLV320VD30
vdsl codec
slws086 – 六月 1999
12
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
详细地 描述 (持续)
rfi canceller
这 rfi canceller 块 减少 这 巨大 的 rfi 呈现 在 这 received 信号 至 这 一样 电源 水平的
作 这 smallest desired 信号. 它 是 assumed 那 这 interferer 是 related 至 这 一般 模式 信号 呈现
在 这 线条. 一个 attenuated 表格 的 这个 一般 模式 信号 是 使用 用 这 rfi canceller 至 发生 差别的
i 和 q 信号 这个 是 weighted 和 summed 和 这 rx 信号 在 这 pga 块. 这 输出 的 这 pga
是 mixed 和 各自 的 这 i 和 q 信号 在 一个 correllator, 谁的 输出 是 使用 至 驱动 一个 数字的 积分器 (12
位 向上/向下 counters) 在 这 控制 块. 这 计数器 输出 决定 这 i/q weighting coefficients 那 是
使用 用 这 pga.
这 rfi canceller adapts 为 25
µ
s 每 475
µ
s 在 安静 frames 之后 接到. 当 这 线条 是 在 使用,
这 coefficients 是 使保持 常量, 作 显示 在 图示 3.
RX 安静
更新 使能
25
µ
s
安静
更新 使能
25
µ
s
TX
安静 RX
superframe 时期 = 500
µ
s
图示 3. 一个 vdsl 超级的 框架
模数转换器
这 模数转换器 块 使用 一个 pipeline architecture 至 转变 这 相似物 rx 信号 在 12 位 数字的 数据. 这 相似物
输入 是 第一 转变 在 分离的 时间 数据 用 这 样本 和 支撑. 一个 5-位 flash 模数转换器 然后 quantizes 这 信号
至 5 位, 这个 提供 这 5 msbs 的 这 最终 12-位 文字. 这些 5 位 是 也 使用 至 驱动 一个 5-位 dac;
这 输出 是 subtracted 从 这 原来的 输入 信号. 这 residual 电压 是 然后 amplified 用 这 第一 subrange
放大器, 和 这 结果 信号 是 使用 至 执行 另一 相似物-至-数字的-至-相似物 转换 至 获得
这 middle 5 位 的 这 最终 12-位 文字. 这 处理 是 重复的 一个 最终 时间 在 这 第三 模数转换器, 这个 是 仅有的
4 位.
NCXO
这 numerically 控制 振荡器 (ncxo) 块 是 有责任 为 controlling 这 系统 时钟 使用 用 两个都
这 afe 和 这 dmt engine. 当 这 外部 extclken 终端 是 低 和 一个 22.08 mhz 结晶 是
连接 在 这 xin 和 xout terminals, 这 系统 时钟 是 发生 内部 和 有 9 位 的
tuning 决议, 和 大概 1 ppm 的 决议 每 位. 当 extclken 是 hi, 这 ncxo 块 是
powered 向下 和 一个 外部 时钟 源 (clkin) 是 使用 作 这 系统 时钟.
POR
在 这 absence 的 一个 外部 重置 信号, 这 por 块 是 有责任 为 generating 一个 内部的 重置 信号
当 这 碎片 是 initially powered. 它 功能 在 conjunction 和 它的 i/o 垫子 cell, 这个 是 有责任 为 水平的
shifting 这 外部 逻辑 水平的 (这个 可以 是 2.5 v) 向上 至 这 内部的 核心 电压 的 3.3 v nominal. 重置
间隔 是 25
µ
s.
bandgap
这 bandgap 块 发生 一个 名义上的 1.25-v 涉及 电压 那 是 相当地 insensitive 至 变化 在
温度, 供应 电压, 和 处理.