TLV320VD30
vdsl codec
slws086 – 六月 1999
15
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
串行 接口 运作 (持续)
SCLK
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
0 1 2 3 4 11 12 13 14 15
SREADY
SOUT
图示 6. 寄存器 读 运作 定时 图解
寄存器 编排
寄存器/
位
11 10 9 8 7 6 5 4 3 2 1 0
0 ****************************** 不 使用 ******************************
Default ****************************** 不 使用 ******************************
1 rsttime<3:0> CeqBP ceq<1:0> pga 增益 <4:0> (default = 20 db)
Default 1 1 0 1 1 0 0 1 0 1 0 0
2 ncxo<8:0>
Default 1 0 0 0 0 0 0 0 0 0 0 0
3 txpower <2:0>
循环
后面的
msb inv TDBIN
Default 0 0 0 0 0 0 0 0 0 0 0 0
4 保留 为 测试 向上/dn 向上/dn cntl 向上./dn inv rfistep<1:0> rfion 线条
Default 0 0 0 0 0 0 0 0 0 0 0 0
5 icoeff<11:0>
Default 1 0 0 0 0 0 0 0 0 0 0 0
6 qcoeff<11:0>
Default 1 0 0 0 0 0 0 0 0 0 0 0
7 RSTDEF
保留 为
测试
TD
使能
模数转换器
使能
Ceq
使能
PGA
使能
RFI
使能
TX
使能
电源 模式
Default 1 1 1 1 1 1 1 1 1 1 1 1
: 点此下载
