VP216
5
表格 3: 输出 编码
代号
输入 电压
二进制的
1 volt 全部 规模
16mv = 1lsb
00 least +ve 有效的
输入
000000
01
●
000001
● ● ●
31
●
011111
32
●
100000
33
●
100001
● ● ●
62
●
111110
63 大多数 +ve 有效的
输入
111111
设备 描述
这 vp216 是 一个 双 90mhz 6-位 模数转换器 系统, (看
图.2). 包含 在 碎片 是 一个 高 带宽 模数转换器 驱动器
amplifier, 一个 6-位 相似物 至 数字的 转换器, latches 和 ttl
数据 输出. 这 vp216 也 有 这 需要 偏差
电压 为 这 涉及 电阻 chain 在 这 ‘flash’
architecture 的 这 模数转换器 和 有 一个 optional vco 或者 外部
振荡器 接口.
相似物 输入
这 相似物 输入, (ain_i,q) 是 一个.c. 结合 在 这
非-反相的 模数转换器 驱动器 amplifiers, 这个 提供 这
需要 带宽, 增益, 补偿 和 低 阻抗
必需的 至 驱动 这 模数转换器. 这 amplifier 有 被 设计
所以 那 一个 输入 的 0 伏特 将 生产 一个 输出 水平的 equal
至 这 电压 呈现 在 这 middle 的 这 模数转换器 电阻
chain, (vrm = 3v 典型值.). 这个 是 达到 用 一个 内部的
反馈 循环 在里面 各自 amplifier 这个 比较 这
amplifier 输出 和 vrm, (看 图.3). 这个 电压 将
生产 一个 转变 二进制的 代号 的 011111 至 100000 在 这
输出 的 这 模数转换器.
涉及 电压
一个 在 碎片 带宽 间隙 电压 涉及 电路 联合的
和 二 运算-放大器 提供 所有 这 需要 偏差 电压
为 这 模数转换器 涉及 电阻 chain, (vrb), (vrm) 和
(vrt). vrb, vrm 和 vrt 有 被 brought 输出 至 管脚 8,
7 和 6 各自 和 应当 是 decoupled 和 100nf
电容 关闭 至 这 包装 管脚.
数字的 接口
这 ttl 数据 输出 管脚, (di0-di5) 和 (dq0-dq5)
有 被 优化 至 接口 和 设备 在 关闭
proximity 至 这 vp216 和 是 设计 至 提供
satisfactory 逻辑 水平 在 speeds 向上 至 90mhz 在 一个 输出
的 一个 和 一个 总的 加载 电容 的 10pf. 所有 数据 输出
应当 有 大概 相等的 加载 至 确保
恰当的 建制 和 支撑 定时. 为 电容的 负载 在 excess
的 10pf, 输出 缓存区 是 推荐.
输入
信号
VRM
至 模数转换器
模数转换器 驱动器
放大
C
C
ext.
C
竞赛
ext.
竞赛_(q,i)
直流 变换
时钟 接口
这 vp216 时钟 接口 准许 这 模数转换器 至 是 clocked
在 一个 号码 的 方法. 和 这 clksel 管脚 系 低 这 在
碎片 vco 是 选择. 和 这 clksel 管脚 系 高 这
外部 ttl 时钟 输入 是 选择.
这 时钟 信号 至 这 模数转换器 synchronizes 这 抽样,
转换 和 输出 stages 的 这 设备 作 显示 在 这
定时 图解 (看 图.4). 这 输出 的 这 模数转换器 驱动器 放大
是 抽样 当 这 比较器 排列 是 latched 之后 一个
rising 边缘 的 这 输入 时钟. latched 数据 是 然后 提交
至 这 ttl 数据 输出 和 latched 在 这 下落 边缘 的 这
输入 时钟. 这 时钟 接口 也 提供 一个 ttl 时钟
输出 在 管脚 27. 这个 输出 是 限制 至 驱动 电容的
负载 的 10pf. 输出 缓存区 是 推荐 为 负载 在
excess 的 10pf.
CLKSEL 时钟 源
1
0
外部 时钟
VCO
图.3 直流 补偿 内部的 反馈 循环.
表格 2
: 点此下载
