VLSI
解决方案
y
VS1003 初步的
VS1003
7. SPI BUSES
7.3 数据 要求 管脚 DREQ
这 DREQ 管脚/信号 是 使用 至 信号 如果 VS1003’s 先进先出 是 有能力 的 接到 数据. 如果 DREQ 是 高,
VS1003 能 引领 在 least 32 字节 的 SDI 数据 或者 一个 SCI command. 当 这些 criteria 是 不 符合,
DREQ 是 转变 低, 和 这 sender 应当 停止 transferring 新 数据.
因为 的 这 32-字节 安全 范围, 这 sender 将 send upto 32 字节 的 SDI 数据 在 一个 时间 没有
checking 这 状态 的 dreq, 制造 controlling VS1003 easier 为 低-速 微控制器.
便条: DREQ 将 转变 低 或者 高 在 任何 时间, 甚至 在 一个 字节 传递. 因此, DREQ 应当
仅有的 是 使用 至 decide whether 至 send 更多 字节. 它 应当 不 abort 一个 传递 那 有 already
started.
便条: 在 VS10XX 产品 upto vs1002, DREQ 是 仅有的 使用 为 sdi. 在 VS1003 DREQ 是 也 使用
至 tell 这 状态 的 sci.
7.4 串行 协议 为 串行 数据 接口 (sdi)
7.4.1 一般
这 串行 数据 接口 运作 在 从动装置 模式 所以 DCLK 信号 必须 是 发生 用 一个 外部 电路.
数据 (sdata 信号) 能 是 clocked 在 在 也 这 rising 或者 下落 边缘 的 DCLK (chapter 8.6).
VS1003 假设 它的 数据 输入 至 是 字节-sychronized. SDI 字节 将 是 transmitted 也 MSb 或者 LSb
first, 取决于 的 内容 的 SCI 模式 (chapter 8.6.1).
这 firmware 是 能 至 接受 这 最大 bitrate 这 SDI 支持.
7.4.2 SDI 在 VS1002 Native 模式 (新 模式)
在 VS1002 native 模式 (sm NEWMODE 是 1), 字节 同步 是 达到 用 xdcs. 这 状态 的
XDCS 将 不 改变 当 一个 数据 字节 转移 是 在 progress. 至 总是 维持 数据 同步
甚至 如果 那里 将 是 glitches 在 这 boards 使用 vs1003, 它 是 推荐 至 转变 XDCS 每 now
和 然后, 为 instance once 之后 每 flash 数据 块 或者 一个 few kilobytes, just 至 保持 确信 这 host 和
VS1003 是 在 同步.
如果 SM SDISHARE 是 1, 这 XDCS 信号 是 内部 发生 用 反相的 这 XCS 输入.
为 新 设计, 使用 VS1002 native 模式 是 推荐.
版本 0.92, 2005-06-07 17
: 点此下载
