VT82C586B
修订 1.0
将 13, 1997
-7- Pinouts
isa 总线 控制
信号 名字 管脚 非. i/o 信号 描述
sa[15:0] /
dd[15:0]
20-25, 27-28,
36-38, 40-44
B
系统 地址 总线 / ide 数据 总线
SA16 19 B
系统 地址 总线
la23/dcs3b#,
la22/dcs1b#,
la21/dcs3a#,
la20/dcs1a#,
la[19:17] /
da[2:0]
63-67, 69-70 B
multifunction 管脚
isa 总线 循环:
地址: 这 la[23:17] 地址 线条 是 bi-directional. 这些 地址 线条 准许
accesses 至 物理的 记忆 在 这 isa 总线 向上 至 16mbytes.
pci ide 循环:
碎片 选择: dcs1a# 是 为 这 ata command 寄存器 块 和 corresponds 至
cs1fx# 在 这 primary ide 连接器. dcs3a# 是 为 这 ata command 寄存器
块 和 corresponds 至 cs3fx# 在 这 primary ide 连接器. dcs1b# 是 为 这
ata command 寄存器 块 和 corresponds 至 cs17x# 在 这 primary ide
连接器. dcs3b# 是 为 这 ata command 寄存器 块 和 corresponds 至
cs37x# 在 这 primary ide 连接器.
disk 地址: da[2:0] 是 使用 至 表明 这个 字节 在 也 这 ata command
块 或者 控制 块 是 正在 accessed.
sd[15:8] /
gpi[15:8] /
gpo[15:8]
86-85, 83-80,
78-77
B
系统 数据.
sd[15:8] 提供 这 高 顺序 字节 数据 path 为 设备 residing 在
这 isa 总线. 这些 管脚 也 函数 作
一般 目的 输入
15-8 如果 这
gpio3_cfg 位 是 低 (管脚 92 变为 gpi_re# 为 enabling 外部 输入 面向
这 sd 管脚 使用 一个 外部 缓存区). 这些 管脚 也 函数 作
一般 目的
输出
15-8 如果 这 gpio4_cfg 位 是 低 (管脚 136 变为 gpo_我们 为 控制
的 一个 外部 获得).
SBHE# 62 B
系统 字节 高 使能.
sbhe# indicates, 当 asserted, 那 一个 字节 是 正在
transferred 在 这 upper 字节 (sd[15:8]) 的 这 数据 总线. sbhe# 是 negated 在
refresh 循环.
IOR# 12 B
i/o 读.
ior# 是 这 command 至 一个 isa i/o 从动装置 设备 那 这 从动装置 将 驱动
数据 在 至 这 isa 数据 总线.
IOW# 11 B
i/o 写.
iow# 是 这 command 至 一个 isa i/o 从动装置 设备 那 这 从动装置 将
获得 数据 从 这 isa 数据 总线.
MEMR# 123 B
记忆 读.
memr# 是 这 command 至 一个 记忆 从动装置 那 它 将 驱动 数据
面向 这 isa 数据 总线.
MEMW# 124 B
记忆 写.
memw# 是 这 command 至 一个 记忆 从动装置 那 它 将 获得 数据
从 这 isa 数据 总线.
SMEMR# 10 O
标准 记忆 读.
smemr# 是 这 command 至 一个 记忆 从动装置, 下面
1mb, 这个 indicates 那 它 将 驱动 数据 面向 这 isa 数据 总线
SMEMW# 9 O
标准 记忆 写.
smemw# 是 这 command 至 一个 记忆 从动装置, 下面
1mb, 这个 indicates 那 它 将 获得 数据 从 这 isa 数据 总线.
BALE 35 O
总线 地址 获得 使能.
bale 是 一个 起作用的 高 信号 asserted 用 这
vt82c586b 至 表明 那 这 地址 (sa[19:0], la[23:17] 和 这 sbhe#
信号) 是 有效的
IOCS16# 125 I
16-位 i/o 碎片 选择.
这个 信号 是 驱动 用 i/o 设备 在 这 isa 总线 至
表明 那 它们 支持 16-位 i/o 总线 循环.
MEMCS16# 76 I
记忆 碎片 选择 16.
isa slaves 那 是 16-位 记忆 设备 驱动 这个 线条
低 至 表明 它们 支持 16-位 记忆 总线 循环.
IOCHCK# 5 I
i/o 频道 审查.
当 这个 信号 是 asserted, 它 indicates 那 一个 parity 或者 一个
uncorrectable 错误 有 occurred 为 一个 设备 或者 记忆 在 这 isa 总线.
IOCHRDY 8 I
i/o 频道 准备好.
设备 在 这 isa 总线 negate iochrdy 至 表明 那
额外的 时间 (wait states) 是 必需的 至 完全 这 循环.
: 点此下载
