w134m/w134s
文档 #: 38-07426 rev. *b 页 2 的 12
管脚 定义
管脚 名字 非. 类型 描述
REFCLK 2 I
涉及 时钟 输入
. 涉及 时钟 输入, 正常情况下有提供的 用 一个 系统 频率
synthesizer (cypress w133).
PCLKM 6 I
阶段 探测器 输入
. 这 阶段 区别 在 这个 信号 和 synclkn 是 使用
至 同步 这 rambus 频道 clock 和 这 系统 时钟. 两个都 pclkm 和
synclkn 是 提供 用 这 齿轮 比率 逻辑 在 这 记忆 控制. 如果 齿轮 比率
逻辑 是 不 使用, 这个 管脚将 是 连接 至 地面.
SYNCLKN 7 I
阶段 探测器 输入
. 这 阶段 区别 在 这个 信号 和 pclkm 是 使用 至
同步 这 rambus 频道 时钟 和 这 系统 时钟. 两个都 pclkm 和
synclkn 是 提供 用 这 齿轮 比率 逻辑 在 这 记忆 控制. 如果 齿轮 比率
逻辑 是 不 使用, 这个 管脚将 是 连接 至 地面.
STOPB 11 I
时钟 输出 使能
. 当 这个 输入 是 驱动 至 起作用的低, 它 使不能运转 这 差别的
rambus 频道 clocks.
PWRDNB 12 I
起作用的 低 电源-向下
. 当 这个 输入 是 驱动 至 active 低, 它 使不能运转 这 differ-
ential rambus 频道 clocks 和 places 这 w134m/w134s 在 电源-向下 模式.
mult 0:1 15, 14 I
pll 乘法器 选择
. 这些 输入 选择 这 pll 预分频器 和 反馈 dividers 至
决定 这 乘以 比率 为 这 pll 为 这 输入 refclk.
clk, clkb 20, 18 O
complementary 输出 时钟
. 差别的 rambus 频道 时钟 输出.
s0, s1 24, 23 I
模式 控制 输入
. 这些 输入 控制 这 运行 模式 的 这 w134m/w134s.
NC 19 –
非 连接
VDDIR 1 RefV
涉及 为 refclk
. 电压 涉及 为 输入 涉及 时钟.
VDDIPD 10 RefV
涉及 为 阶段 探测器
. 电压 涉及 为 阶段 探测器 输入 和 stopb.
VDD 3, 9, 16, 22 P
电源 连接
. 电源 供应 为 核心 逻辑 和 输出 缓存区. 连接 至 3.3v
供应.
地 4, 5, 8, 13, 17,
21
G
地面 连接
. 连接 所有 地面 管脚 至 这 一般 系统 地面 平面.
MULT1
0
1
1
0
MULT0
0
0
1
1
W134M
pll/refclk
4.5
6
8
5.333
W134S
pll/refclk
4
6
8
5.333
S1
0
1
0
1
S0
0
0
1
1
模式
正常的
输出 使能 测试
绕过
Test
w134m/w134s
Refclk
W133
PLL
阶段
排整齐
D
4
DLL
RAC
RMC
m n
齿轮
比率
逻辑
Pclk
Busclk
Synclk
pclk/m
synclk/n
W158
W159
W161
W167
图示 1. ddll 系统 architecture
CY2210
: 点此下载
