首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:700747
 
资料名称:W134SH
 
文件大小: 198.91K
   
说明
 
介绍:
Direct Rambus Clock Generator
 
 


: 点此下载
  浏览型号W134SH的Datasheet PDF文件第1页
1
浏览型号W134SH的Datasheet PDF文件第2页
2
浏览型号W134SH的Datasheet PDF文件第3页
3
浏览型号W134SH的Datasheet PDF文件第4页
4

5
浏览型号W134SH的Datasheet PDF文件第6页
6
浏览型号W134SH的Datasheet PDF文件第7页
7
浏览型号W134SH的Datasheet PDF文件第8页
8
浏览型号W134SH的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
w134m/w134s
文档 #: 38-07426 rev. *b 页 5 的 12
Table 5
显示 这 逻辑 为 selecting 这 电源-向下 模式,
使用 这 pwrdnb 输入 信号. pwrdnb 是 起作用的 低
(使能 当 0). 当 pwrdnb 是 无能, 这 drcg 是 在
它的 正常的 模式. 当 pwrdnb是 使能, 这 drcg 是 放
在 一个 powered-止 状态, 和 这 clk 和 clkb 输出 是
三-陈述.
表格 的 发生率 和 齿轮 ratios
Table 6
显示 一些 supported pclk 和 busclk
发生率, 这 相应的 一个 和 b dividers 必需的 在
这 drcg pll, 和 这 相应的 m 和 n dividers 在 这
齿轮 比率 逻辑. 这 column 比率 给 这 齿轮 比率 作
定义 pclk/synclk (一样 作 m 和 n). 这 column f@pd
给 这 分隔 向下 频率 (在 mhz) 在 这 阶段
探测器, 在哪里 f@pd = pclk/m = synclk/n.
状态 transitions
这 时钟 源 有 三 基本的 运行 states.
图示 4
显示 这 状态 图解 和 各自 转变 labelled
一个 通过 h. 便条 那 这时钟 源 输出 将 不 是
glitch-自由 在 状态 transitions.
在之上 powering 向上 这 设备, 这 设备 能 enter 任何 状态,
取决于 在 这 settings 的 这 控制 信号, pwrdnb 和
stopb.
在 电源-向下 模式, 这 时钟 源 是 powered 向下 和
这 控制 信号, pwrdnb, equal 至 0. 这 控制 信号 s0
和 s1 必须 是 稳固的 在之前 电源 是 应用 至 这 设备,
和 能 仅有的 是 changed 在 电源-向下 模式 (pwrdnb = 0).
这 涉及 输入, v
DDR
和 v
DDPD
, 将 仍然是 在 或者 将
是 grounded 在 这 电源-向下 模式.
这 控制 信号 mult0 和 mult1 能 是 使用 在 二 方法.
如果 它们 是 changed 在 电源-向下 模式, 然后 这
电源-向下 转变 timings 决定 这 安排好 时间 的
这 drcg. 不管怎样, 这 mult0 和 mult1 控制 信号 能
也 是 changed 在 正常的 模式. 当 这 mult 控制
信号 是 “hot-swapped” 在 这个 manner, 这 mult 转变
timings 决定 这 安排好 时间 的 这 drcg.
在 正常的 模式, 这 时钟 源 是 在, 和 这 输出 是
使能.
Table 7
lists 这 控制 信号 为 各自 状态.
图示 5
显示 这 定时 图解 为 这 各种各样的 transitions
在 states, 和
表格 8
specifies 这 latencies 的 各自
状态 转变. 便条 那 these 转变 latencies 假设
这 下列的.
refclk 输入 有 settled 和 满足 规格 显示 在
Table
.
mult0, mult1, s0 和 s1 控制 信号 是 稳固的.
表格 4. 绕过 和 测试 模式 选择
模式 S0 S1
Bypclk
(int.) Clk ClkB
正常的 0 0 PAclk PAclkB
输出 测试 (oe) 0 1 hi-z hi-z
绕过 1 0 PLLclk PLLclk PLLclkB
测试 1 1 Refclk Refclk RefclkB
表格 5. 电源-向下 模式 选择
模式 PwrDnB Clk ClkB
正常的 1 PAclk PAclkB
电源-向下 0
表格 6. examples 的 frequencies, dividers, 和 齿轮 ratios
Pclk Refclk Busclk Synclk 一个 B M N 比率 F@PD
67 33 267 67 8 1 2 2 1.0 33
100 50 300 75 6 1 8 6 1.33 12.5
100 50 400 100 8 1 4 4 1.0 25
133 67 267 67 4 1 4 2 2.0 33
133 67 400 100 6 1 8 6 1.33 16.7
Test
M
N
L
K
正常的
电源-向下 clk 停止
D
C
G
一个
E
F
H
vdd 转变-在
vdd 转变-在
vdd 转变-onvdd 转变-在
B
J
图示 4. 时钟 源 状态 图解
表格 7. 控制 信号 为 时钟 源 states
状态 PwrDnB StopB
时钟
输出
缓存区
电源-向下 0 X 地面
时钟 停止 1 0 无能
正常的 1 1 使能
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com