W78E354
发行 释放 日期: april 1997
-11- 修订 a1
函数的 描述
一个. 80c31 核心
这 w78e354's 80c31 (cmos mcu) 核心 architecture 组成 的 一个 cpu surrounded 用 各种各样的
特定的 函数 寄存器 或者 sfrs. 一些 的 这些 sfrs 是 标准 80c31 寄存器 当 其他
是 新 additions, cf. 表格 1. 这 设备 包含 三 一般 目的 i/o 端口 (p1, p2 和 p3),
一个 输出-仅有的 端口 (p4), 256 字节 的 scratchpad 内存, 二 计时器/counters (timer0 和 timer1) 和
一个 8051 标准 串行 端口. 这 处理器 支持 109 不同的 说明 (没有 "movx
一个,@dptr" 和 "movx @dptr,一个") 所有 的 这个 是 兼容 和 那些 的 这 mcs-51 family.
一个 distinguishing 特性 的 这 设备 architecture 是 这 sfr 地址 空间 在 这个 所有 这
寄存器, peripherals 和 scratchpad 内存 是 编排. 许多 的 这 说明 运作 在 一个 sfr
地址 相当 比 一个 明确的 寄存器, 非常 增加 这 电源 的 这 操作指南 设置.
这 核心 控制 有 被 设计 周围 一个 状态 机器 相当 比 utilizing 一个 microcode
approach, 一个 设计 methodology 这个 提供 一些 有利因素. 这 第一 的 这些 是 那 faster
电路 能 是 生产 预定的 至 这 事实 那 flip-flops 是 本质上 faster 比 roms. secondly, 一个
只读存储器-自由 approach 准许 这 设计 至 是 直接地 使用 在 asic 门 排列 implementations, 一个
重要的 因素 为 费用 reductions. 最终, 一个 全部 数字的 逻辑 approach 提供 更好的 供应
噪音 免除 在 大多数 产品.
表格 1. w78e354's 特定的 函数 寄存器 (sfrs)
F8 FF
F0 + b F7
E8 EF
E0 + acc E7
D8
+ s1con S1STA S1DAT S1ADR
DF
D0 + psw D7
C8 +
CONTREG4
CF
C0 C7
B8 + ip
SBRM0 SBRM1 PORT4 SOAREG SOACLR
BF
B0 + p3
模数转换器 INTVECT 状态 HFCOUNTL HFCOUNTH VFCOUNTL VFCOUNTH
B7
A8 + ie
SDAC7 SDAC8 SDAC9 SDAC10 SDAC11 SDAC12 SDAC13
AF
A0 + p2
SDAC0 SDAC1 SDAC2 SDAC3 SDAC4 SDAC5 SDAC6
A7
98 + scon SBUF
BSDAC0 BSDAC1 WDTCLR DDAC0 DDAC1 DDAC2
9F
90 + p1
AUTOLOAD DHREG DVREG DDC1 INTMSK BDDAC DBRM
97
88 + tcon TMOD TL0 TL1 TH0 TH1
PARAL PARAH
8F
80 +
CONTREG1
SP DPL DPH
CONTREG5 CONTREG2 CONTREG3
PCON 87
注释:
1. 这 sfrs 和 一个 "+" 是 两个都 字节- 和 位-addressable.
2. 这 寄存器 在 这 shaded 区域 是 新 additions 至 这 80c31 sfrs.
一个.1 地址 空间 (cf. 图示 1)
这 w78e354 cpu 运作 输出 的 三 独立的 地址 spaces:
: 点此下载
