W78E354
发行 释放 日期: april 1997
-17- 修订 a1
*
CONTREG2
: 控制 register2.
位 名字 函数 便条
0 ENVS 使能 vsync separator 看 部分 e.12. '同步 处理器
块 图解' &放大; e.12.e.
1 HSPS hsync 极性 选择
0: 积极的, 1: 负的
看 部分 e.12. '同步 处理器
块 图解'.
2 VSPS vsync 极性 选择
0: 积极的, 1: 负的
看 部分 e.12. '同步 处理器
块 图解'.
3 OSCSEL osc 或者 osc/2 选择 看 在下.
4 EINTES 外部 int 边缘 选择
0: 高-水平的/rising-边缘 triggered
1: 低-水平的/下落-边缘 triggered
看 在下.
5 ENM0 使能 sdac0 moire cancel 函数
0: 使不能运转, 1:使能
6 ENM1 使能 sdac1 moire cancel 函数
0: 使不能运转, 1:使能
7 VDISHC vsync 使不能运转 h-clamp 脉冲波
0: 使能, 1:使不能运转
看 部分 e.12. '同步 处理器
块 图解'.
OSCOUT
OSCIN
0
1
OSCSEL
分隔 用 2
至 同步 处理器
至 cpu 核心
0
1
EINTES
IE0
IT0
0
1
INT0
(p3.2)