WM8776
产品 预告(展)
w
pp rev 1.91 六月 2004
14
音频的 数据 抽样 比率
在 一个 典型数字的音频的系统 那里是仅有的 一个 central时钟源producing 一个涉及
时钟 至 这个 所有 音频的 数据 处理 是 synchronised. 这个 时钟 是 常常 涉及 至 作 这
音频的 system’s 主控时钟. 这 WM8776 使用 独立的 主控clocks 为这模数转换器和
dac. 这外部主控 系统 clocks能是 应用直接地 通过 这 adcmclk 和
DACMCLK输入 管脚 和非 软件配置 需要.在 一个 系统在哪里 那里 是
一个 号码 的 可能 来源 为 这 涉及 时钟 它 是 推荐 那 这 时钟 源
和 这 最低 jitter 是 使用 至 optimise 这 效能 的 这 模数转换器 和 dac.
这主控时钟为WM8776 支持DAC和模数转换器音频的抽样比率从256fs 至
768fs, 在哪里 fs 是 这 音频的 抽样 频率 (daclrc 或者 adclrc) 典型地 32khz,
44.1khz,48kHz或者96kHz(这DAC也支持运作在128fs和192fs和 192khz
样本 比率). 这 主控 时钟 是 使用 至 运作 这 数字的 过滤 和 这 噪音 shaping
电路.
在 从动装置 模式这 wm8776 有一个 主控 发现 电路那 automatically 确定这
relationship 在 这 主控 时钟 频率 和 这 抽样 比率 (至 在里面 +/- 32
系统 clocks). 如果 那里 是 一个 更好 比 32 clocks 错误 这 接口 是 无能 和
维持这输出水平的在这last样本. 这主控时钟 应当 是synchronised 和
adclrc/daclrc 为 视力的 效能, 虽然 这 WM8776 是 tolerant 的 阶段
变化或者jitter在这个时钟.表格6显示这典型主控时钟频率输入为
这 wm8776.
这 信号 处理 为 这 wm8776 典型地 运作 在 一个 oversampling 比率 的 128fs 为
两个都 模数转换器 和 dac. 这 例外 至 这个 为 这 DAC 是 为 运作 和 一个 128/192fs
系统 时钟, e.g. 为 192kHz 运作 在哪里 这 oversampling 比率 是 64fs. 为 模数转换器
运作在96kHz它 是推荐那这用户设置这ADCOSR位.这个改变这
模数转换器 信号 处理 oversample 比率 至 64fs.
系统 时钟 频率 (mhz)
128fs 192fs
抽样
比率
(daclrc/
adclrc)
dac 仅有的
256fs 384fs 512fs 768fs
32kHz 4.096 6.144 8.192 12.288 16.384 24.576
44.1khz 5.6448 8.467 11.2896 16.9340 22.5792 33.8688
48kHz 6.144 9.216 12.288 18.432 24.576 36.864
96kHz 12.288 18.432 24.576 36.864 无法得到 无法得到
192kHz 24.576 36.864 无法得到 无法得到 无法得到 无法得到
表格 6 系统 时钟 发生率 相比 抽样 比率
在 主控 模式 dacbclk, adcbclk, DACLRC 和 ADCLRC 是 发生 用 这
wm8776.这发生率的adclrc 和DACLRC是 设置用设置这 必需的比率的
DACMCLK 至 DACLRC 和 ADCMCLK 至 ADCLRC 使用 这 DACRATE 和 ADCRATE
控制 位 (表格 7).
adcrate[2:0]/
dacrate[2:0]
adcmclk/dacmclk:
adclrc/daclrc
比率
000 128fs (dac 仅有的)
001 192fs (dac 仅有的)
010 256fs
011 384fs
100 512fs
101 768fs
表格 7 主控 模式 mclk:adclrc/daclrc 比率 选择
: 点此下载
