产品 预告(展)
WM8776
w
pp rev 1.91 六月 2004
15
表格 8 显示 这 settings 为 ADCRATE 和 DACRATE 为 一般 样本 比率 和
adcmclk/dacmclk 发生率.
系统 时钟 频率 (mhz)
128fs 192fs 256fs 384fs 512fs 768fs
抽样
比率
(daclrc/
adclrc)
DACRATE
=000
DACRATE
=001
adcrate/
DACRATE
=010
adcrate/
DACRATE
=011
adcrate/
DACRATE
=100
adcrate/
DACRATE
=101
32kHz 4.096 6.144 8.192 12.288 16.384 24.576
44.1khz 5.6448 8.467 11.2896 16.9340 22.5792 33.8688
48kHz 6.144 9.216 12.288 18.432 24.576 36.864
96kHz 12.288 18.432 24.576 36.864 无法得到 无法得到
192kHz 24.576 36.864 无法得到 无法得到 无法得到 无法得到
表格 8 主控 模式 模数转换器/daclrc 频率 选择
ADCBCLK和DACBCLK是也发生用 这wm8776.这频率 的ADCBCLK
和 dacbclk 取决于 在 这 模式 的 运作.
在 128/192fs 模式 (dacrate=000 或者 001) BCLK = mclk/2. 在 256/384/512fs 模式
(adcrate/dacrate=010 或者 011 或者 100) BCLK = mclk/4. 不管怎样 如果 DSP 模式 是
选择 作 这 音频的 接口 模式 然后 bclk=mclk. 便条 那 DSP 模式 不能 是
使用在128fs模式为文字长度更好比16位或者在192fs模式为文字 长度
更好 比 24 位.
零 发现
这 WM8776 有 一个 零 发现 电路 为 各自 DAC 频道, 这个 发现 当 1024
consecutive 零 样本 有 被 输入. 这 二 零 标记 输出 (zflagl 和
zflagr)将 是 编写程序至 输出 这 零 发现 信号 (看 表格 9) 那 将 然后
是 使用 至 控制 外部 噪声抑制 电路. 一个 ‘1’ 在 ZFLAGL 或者 ZFLAGR indicates 一个 零
发现.这零发现 将也 是使用至automatically使能这PGA沉默的用设置
izd. 这 零 标记输出将是无能 用设置DZFM至00.这零标记 信号为
各自 DAC 频道 将 仅有的 是 使能 如果 它 是 使能 作 一个输入 至 这 输出 summing
平台.
dzfm[1:0] ZFLAGL ZFLAGR
00 零 标记 无能 零 标记 无能
01 left 频道 零 正确的 频道 零
10 两个都 频道 零 两个都 频道 零
11 也 途径 零 也 频道 零
表格 9 零 标记 输出 选择
powerdown 模式
这 WM8776 有 powerdown 控制 位 准许 明确的 部分 的 这 WM8776 至 是
powered止当不正在使用. 这5-频道输入源选择 和 输入缓存区 将
是 powered 向下 使用 控制 位 ainpd. 当 AINPD 是 设置 所有 输入 至 这 源
选择 (ain1l/r 至 ain5l/r) 是 切换 至 一个 缓冲 vmidadc. 控制 位 ADCPD
powers 止 这 模数转换器 和 也 这 模数转换器 输入 pgas. 这 立体的 DAC 有 一个 独立的
powerdown控制位,DACPD准许这DAC和analogue输出mixer至是powered
止 当 不 在 使用. 这个 也 switches 这 analogue 输出 voutl/r 至 VMIDDAC 至
维持 一个 直流 水平的 在 这 输出.
设置 ainpd, ADCPD 和 DACPD 将 powerdown everything 除了 这 references
vmidadc, ADCREF 和 vmiddac. 这些 将 是 powered 向下 用 设置 pdwn.
设置 pdwn 将override 所有其它 powerdown 控制位. 它是推荐那 ainpd,
hppd, adcpd和 dacpd是 设置在之前 设置pdwn.这 default 是 为 所有 blocks 至 是
使能 其它 比 hppd.
: 点此下载
