WM8776
产品 预告(展)
w
pp rev 1.91 六月 2004
18
音频的 接口 formats
音频的 数据是 应用至这 内部的 dac 过滤或者 输出 从 这 模数转换器过滤, 通过 这 数字的
音频的 接口. 5 popular 接口 formats 是 supported:
•
left justified 模式
•
正确的 justified 模式
•
I
2
s 模式
•
dsp early 模式
•
dsp late 模式
所有5 formats send这 msb 第一和 支持文字 长度 的 16, 20, 24 和 32 位, 和这
例外 的 32 位 正确的 justified 模式, 这个 是 不 supported.
在 left justified, 正确的 justified 和 i
2
s 模式, 这 数字的 音频的 接口 receives dac 数据 在
这DIN输入 和输出模数转换器数据在dout.音频的数据为各自立体的频道是时间
多路复用 和 adclrc/daclrc 表明 whether 这 left 或者 正确的 频道 是 呈现.
adclrc/daclrc 是 也 使用 作一个 定时涉及至表明这 beginning 或者 终止 的 这
数据 words.
在 left justified, 正确的 justified 和 I
2
S 模式; 这 最小 号码 的 BCLKs 每
daclrc/adclrc时期 是 2 时间 这 选择文字长度.adclrc/daclrc必须是
高 为 一个 最小 的 文字 长度 bclks 和 低 为 一个 最小 的 文字 长度 bclks. 任何
mark 至 空间 比率 在 adclrc/daclrc 是 可接受的 提供 这 在之上 (所需的)东西
是 符合.
在 dsp early 或者 dsp late模式, daclrc 是 使用作 一个 框架 同步 信号 至 identify 这 msb
的 这 第一 文字. 这 最小 号码 的 DACBCLKs 每 DACLRC 时期 是 2 时间 这
选择文字长度.任何mark至空间 比率 是可接受的 在 daclrc 提供这rising
边缘是correctlypositioned.这模数转换器数据将也是输出在DSPearly或者late模式,
和 ADCLRC 使用 作 一个 框架 同步 至 identify 这 MSB 的 这 第一 文字. 这 最小
号码 的 adcbclks 每 adclrc 时期 是 2 时间 这 选择 文字 长度.
left justified 模式
在leftjustified模式,这MSB的DIN是 抽样用这WM8776在这第一 rising边缘的
dacbclk 下列的 一个 daclrc 转变. 这 msb 的 这 模数转换器 数据 是 输出 在 dout 和
改变 在 这 一样 下落 边缘 的 ADCBCLK 作 ADCLRC 和 将 是 抽样在 这
rising边缘的adcbclk. ADCLRC 和DACLRC是高在这left样本和低
在 这 正确的 样本 (图示 12).
left 频道 正确的 频道
daclrc/
ADCLRC
dacbclk/
ADCBCLK
din/
DOUT
1/fs
n321
n-2 n-1
LSBMSB
n321
n-2 n-1
LSBMSB
图示 12 left justified 模式 定时 图解
: 点此下载
