首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:711317
 
资料名称:WM8591GEDS
 
文件大小: 495.22K
   
说明
 
介绍:
24 BIT, 192 KHZ STEREO CODEC
 
 


: 点此下载
  浏览型号WM8591GEDS的Datasheet PDF文件第9页
9
浏览型号WM8591GEDS的Datasheet PDF文件第10页
10
浏览型号WM8591GEDS的Datasheet PDF文件第11页
11
浏览型号WM8591GEDS的Datasheet PDF文件第12页
12

13
浏览型号WM8591GEDS的Datasheet PDF文件第14页
14
浏览型号WM8591GEDS的Datasheet PDF文件第15页
15
浏览型号WM8591GEDS的Datasheet PDF文件第16页
16
浏览型号WM8591GEDS的Datasheet PDF文件第17页
17
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
产品 预告(展)
WM8591
w
pp rev 1.0 将 2005
13
设备 描述
介绍
WM8591 一个 完全 差别的 2-频道 dac, 单独的-结束 2-频道 模数转换器 音频的 codec,
包含数字的interpolationdecimation过滤,multi-位sigmadelta立体的 模数转换器,和 切换
电容multi-位sigmadelta dacs 和 输出smoothing过滤.它 是 有在 一个 单独的包装
和 控制 用 一个 2-线 串行 接口.
DAC 模数转换器 独立的 left/正确的 clocks, clocks, 主控 clocks 数据 i/os.
音频的 接口 independently 配置 运作 主控 或者 从动装置 模式.
从动装置 模式 adclrc, daclrc, adcbclk 和 dacbclk 是 所有 输入. 在 主控 模式 adclrc,
daclrc, adcbclk 和 dacbclk 是 输出.
这 模数转换器 有 一个 analogue 输入 pga 和 一个 数字的 增益 控制, accessed 用 一个 寄存器 写. 这
输入 PGA 准许 输入 信号 gained 向上 +24dB attenuated 向下 -21db 0.5db
步伐. 这 数字的 增益 控制 准许 attenuation 从 -21.5db 至 -103db 在 0.5db steps. 这个 准许
这 用户 最大 flexibility 在 这 使用 的 这 模数转换器.
这 dac 有它的 自己的 数字的 容积 控制, 这个 是 可调整的 在 0db 和 -127.5db 在 0.5db
步伐. 增加 一个 交叉 发现 电路 提供 数字的 容积 控制. 数字的
容积 控制 发现 一个 转变 通过 要点 在之前 updating 容积. 这个
minimises audible clicks 和 ‘zipper’ 噪音 作 这 增益 值 改变.
控制 的 内部的 符合实际 的 这 设备 是 用 2-线 串行 控制 接口. 这 接口 将 是
异步的 音频的 数据 接口 控制 数据 re-synchronised 音频的
处理 内部.
运作 使用 系统 时钟 128fs, 192fs, 256fs, 384fs, 512fs, 768fs 或者 1152fs (dac 仅有的)
提供. 模数转换器 DAC run 不同的 比率. 主控 时钟 样本 比率 (fs) 较少
32khz 向上 至 192khz 是 允许, 提供 这 适合的 系统 时钟 是 输入.
这 音频的 数据 接口 支持 正确的, left 和 i
2
s 接口 formats along 和 一个 高级地 有伸缩性的 dsp
串行 端口 接口.
音频的 数据 抽样 比率
在 一个 典型 数字的 音频的 系统 那里 是 仅有的 一个 central 时钟 源 producing 一个 涉及 时钟 至
这个 所有 音频的 数据 处理 是 synchronised. 这个 时钟 是 常常 涉及 至 作 这 音频的 系统’s
主控 时钟. 这 wm8591 使用 独立的 主控 clocks 为 这 模数转换器 和 dac. 这 外部 主控
系统 clocks 应用 直接地 通过 ADCMCLK DACMCLK 输入 管脚
软件配置需要.一个系统在哪里 那里 是 一个号码 的 可能 来源 为 这
涉及 时钟 它 是 推荐 那 这 时钟 源 和 这 最低 jitter 是 使用 至 optimise 这
效能 的 这 模数转换器 和 dac.
从动装置 模式 WM8591 一个 主控 发现 电路 automatically 确定
relationship 主控 时钟 频率 抽样 比率 (至 在里面 +/- 32 系统
clocks).如果 那里一个更好32clocks错误接口无能维持输出
水平的last样本.主控时钟必须 synchronisedadclrc/daclrc,虽然
这 wm8591 是 tolerant 的 阶段 变化 或者 jitter 在 这个 时钟.
这 模数转换器 支持系统 时钟抽样 时钟 ratios 的 256fs 至 768fs. 这 dacs 支持 ratios
的 256fs 至 1152fs 当 这 dac 信号 处理 的 这 wm8591 是 编写程序 至 运作 在 128
时间oversampling 比率(dacosr=0).DACs支持系统时钟抽样时钟ratios
128fs 192fs WM8591 编写程序 运作 64 时间 oversampling 比率
(dacosr=1).
模数转换器 信号 处理 WM8591 运作 128 时间 oversampling 比率
(adcosr=0)或者64时间oversampling比率(adcosr=1).推荐ADCOSR是 设置
至 1 为 模数转换器 运作 在 96khz.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com