WM8746
进步 信息
pp rev 1.4 十一月 2001
18
attenuation 控制
各自 dac 频道 能 是 attenuated digitally 在之前 正在 应用 至 这 数字的 过滤. attenuation 是
0db 用 default 但是 能 是 设置 在 0 和 127.5db 在 0.5db 步伐 使用 这 7 attenuation 控制
位. 所有 attenuation 寄存器 是 翻倍 latched 准许 新 值 至 是 前-latched 至 一些
途径 在之前 正在 updated synchronously. 设置 这 更新 位 在 任何 attenuation 写 将
导致 所有 前-latched 值 至 是 立即 应用 至 这 dac 途径. 一个 主控 attenuation
寄存器 是 也 包含, 准许 所有 attenuations 至 是 设置 至 这 一样 值 在 一个 单独的 写.
寄存器
地址
位 LABEL DEFAULT 描述
7:0
l0a[7:0] 11111111
(0db)
attenuation 数据 为 dacl0 在 0.5db 步伐, 看 表格 8.0000000
Attenuation
DACL0
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacl0 在 intermediate 获得 (非 改变 至 输出)
1: store dacl0 和 更新 attenuation 在 所有 途径.
7:0
r0a[7:0] 11111111
(0db)
attenuation 数据 为 dacr0 在 0.5db 步伐, 看 表格 8.0000001
Attenuation
DACR0
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacr0 在 intermediate 获得 (非 改变 至 输出)
1: store dacr0 和 更新 attenuation 在 所有 途径.
7:0
l1a[7:0] 11111111
(0db)
attenuation 数据 为 dacl1 在 0.5db 步伐, 看 表格 8.0000100
Attenuation
DACL1
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacl1 在 intermediate 获得 (非 改变 至 输出)
1: store dacl1 和 更新 attenuation 在 所有 途径.
7:0
r1a[7:0] 11111111
(0db)
attenuation 数据 为 dacr1 在 0.5db 步伐, 看 表格 8.0000101
Attenuation
DACR1
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacr1 在 intermediate 获得 (非 改变 至 输出)
1: store dacr1 和 更新 attenuation 在 所有 途径.
7:0
l2a[7:0] 11111111
(0db)
attenuation 数据 为 dacl2 在 0.5db 步伐, 看 表格 8.0000110
Attenuation
DACL2
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacl2 在 intermediate 获得 (非 改变 至 输出)
1: store dacl2 和 更新 attenuation 在 所有 途径.
7:0
r2a[7:0] 11111111
(0db)
attenuation 数据 为 dacr2 在 0.5db 步伐, 看 表格 8.0000111
Attenuation
DACR2
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacr2 在 intermediate 获得 (非 改变 至 输出)
1: store dacr2 和 更新 attenuation 在 所有 途径.
7:0
masta[7:0] 11111111
(0db)
attenuation 数据 为 所有 途径 在 0.5db 步伐, 看 表格 8.0001000
主控
Attenuation
(所有 途径)
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store masta[7:0] 在 所有 intermediate latches (非 改变 至
输出)
1: store masta[7:0] 和 更新 attenuation 在 所有 途径.
表格 7 attenuation 寄存器 编排
便条:
这 更新 位 是 不 latched. 如果 更新=0, 这 attenuation 值 将 是 写 至 这 前-获得 但是 不 应用 至 这
相关的 dac. 如果 更新=1, 所有 前-latched 值 将 是 应用 从 这 next 输入 样本. writing 至 masta[7:0]
overwrites 任何 值 先前 sent 至 l0a[7:0], l1a[7:0], l2a[7:0], r0a[7:0], r1a[7:0], r2a[7:0].
: 点此下载
