WM8746
进步 信息
pp rev 1.4 十一月 2001
22
寄存器 编排
这 完全 寄存器 编排 是 显示 在下. 这 详细地 描述 能 是 建立 在 这 相关的 text 的 这 设备 描述.
那里 是 9 寄存器 和 9 位 每 寄存器. 这些 能 是 控制 使用 这 控制 接口.
A6 A5 A4 A3 A2 A1 A0 D8 D7 D6 D5 D4 D3 D2 D1 D0
M0
0 0 0 0 0 0 0 更新 L0A7 l0a 6 l0a 5 l0a 4 l0a 3 l0a 2 l0a 1 l0a 0
M1
0 0 0 0 0 0 1 更新 R0A7 r0a 6 r0a 5 r0a 4 r0a 3 r0a 2 r0a 1 r0a 0
M2
0 0 0 0 0 1 0 PL3 PL2 PL1 PL0 IZD ATC PDWN DEEMPH 沉默的
M3
0 0 0 0 0 1 1 REV2 REV1 REV0 IWL1 IWL0 BCP LRP FMT1 FMT0
M4
0 0 0 0 1 0 0 更新 L1A7 l1a 6 l1a 5 l1a 4 l1a 3 l1a 2 l1a 1 l1a 0
M5
0 0 0 0 1 0 1 更新 R1A7 r1a 6 r1a 5 r1a 4 r1a 3 r1a 2 r1a 1 r1a 0
M6
0 0 0 0 1 1 0 更新 L2A7 l2a 6 l2a 5 l2a 4 l2a 3 l2a 2 l2a 1 l2a 0
M7
0 0 0 0 1 1 1 更新 R2A7 r2a 6 r2a 5 r2a 4 r2a 3 r2a 2 r2a 1 r2a 0
M8
0001000UPDATEMASTA7Masta 6 masta 5 masta 4 masta 3 masta 2 masta 1 masta 0
M9
0001001 0 000000ZCD2SPD
表格 12 寄存器 编排
寄存器
地址
位 LABEL DEFAULT 描述
7:0
l0a[7:0] 11111111
(0db)
attenuation 水平的 的 left 频道 dacl0 在 0.5db 步伐, 看 表格 8.0000000
Attenuation
DACL0
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacl0 在 intermediate 获得 (非 改变 至 输出)
1: store dacl0 和 更新 attenuation 在 所有 途径.
7:0
r0a[7:0] 11111111
(0db)
attenuation 水平的 的 left 频道 dacr0 在 0.5db 步伐, 看 表格 8.0000001
Attenuation
DACR0
8
更新 不 latched
控制 同时发生的 更新 的 所有 attenuation latches
0: store dacr0 在 intermediate 获得 (非 改变 至 输出)
1: store dacr0 和 更新 attenuation 在 所有 途径.