WM9710
生产 数据
w
pd rev 4.0 12月 2003
16
spdif 或者 i
2
s 数字的 音频的 数据 输出
这 WM9710 SPDIF 输出 将 是 使能 在 硬件 用 支持 管脚 44 (spen) 高 当
RESETB是带去高, 或者用writing至这SPDIF控制位在寄存器2ah.如果SPDIF管脚48是
牵引的高在开始-向上用一个弱 拉-向上(e.g.100k),然后SPDIF能力位在寄存器 28h是
设置至‘0’,i.e.非SPDIF能力.这个准许为stuffing选项,所以那当SPDIF外部
组件是 不提供,这驱动器 将 看‘noSPDIF能力’ 和‘grey 输出’ 这相关的
boxes 在 这 控制 嵌板.
additionally 这 数字的 音频的 将 是 输出 在 i
2
s format 使用 管脚 44 (spen) 作 这 数据 输出,
和outputting 一个 框架 时钟 或者 LRCLK 面向 管脚 43. 这 数据 是 clocked 面向 管脚44使用这
regularBITCLK在256fs,这个将也然后是使用作这MCLK如果这数据是带去至一个
外部 dac. 运作 在 这个 模式 是 选择 用 设置 位 i
2
s 在 寄存器 5ch. 一个 64fs bitclk 是
也 有 和 能 是 输出 在 SPDIF 用 设置 位 I2S64 在 寄存器 74h. 便条 那 I
2
S
运作 是 仅有的 supported 为 48khz 运作. 硬件 选择 的 spdif 运作 用 拉
管脚spen ‘hi’是兼容和I
2
S运作,提供一个弱拉-向上 (circa100k) 是使用至
支撑 spen 高 在 开始-向上. 这 spen 管脚 变为 i
2
s 数据 输出 管脚 当 i
2
s 是 使能, 和
这 弱 拉-向上 在 这个 管脚 是 过载.
为 两个都spdif 和 i
2
s 模式 这 数据 那 是 输出 将 是 sent 从 这 wm9710 通过 这 交流
link在这一样 slots 作 正常的 dac数据 或者 将 是 sent在不同的slots. 这 输出 slots 那
包含 这 spdif/i
2
s 数据 是 选择 用 位spsa[1:0] 在 寄存器 2ah. wm9710 是 一致的
和 AC’97 rev2.2 规格 和 关于 至 slot mapping; 因此 这 default 模式 的
运作 是至 输出 SPDIF 或者 I
2
S 数据 从 这 next数据 slots 有 之后这音频的数据
slots 目前 在 使用. Alternatively 如果 必需的, 数据 将 是 编排 从 任何 的 这 有
slots用选择使用SPSA位.这下列的表格显示这defaultslotmapping为音频的
dacs 和 spdif/i
2
s 数据: (更远 详细信息 在 这 寄存器 描述 部分 后来的).
spen 状态 在
开始-向上
codec id (管脚 45 strapping) 音频的 dac slot
DEFAULT
spdif 或者 i
2
S
dataslot default
‘lo’ (rev2.2 一致的) ‘hi’ = id = 0 = primary slots 3 &放大; 4 - front 途径 slots 7 &放大; 8
‘lo’ (rev2.2 一致的) ‘lo’ = id = 1 = secondary slots 7 &放大; 8 – surround slots 6 &放大; 9
‘hi’ (wm 专卖的) ‘hi’ = id = 0 = primary slots 3 &放大; 4 - front 途径 slots 3 &放大; 4
‘hi’ (wm 专卖的) ‘lo’ = id = 1 = secondary slots 7 &放大; 8 – surround slots 3 &放大; 4
表格 2 dac 和 spdif slot mapping defaults
不管怎样, 一个 例外 至 这 rev2.2 mapping 表格 是 制造 当 SPDIF 运作 是 使能
使用 这 SPEN 硬件 使能 管脚 (正在 使保持 高 在 开始-向上): 在 这个 情况 SPDIF 数据 是
立即 输出 从 这 dac primary slots 3 &放大; 4. 这个 准许 为 驱动器-较少 spdif 运作,
在哪里 这 SPDIF 或者 I
2
S 输出 是 simply 这 数据 包含 在 这 主要的 音频的 DAC 途径.
频道 状态 和 控制 位输出 along 和 这 spdif 数据 是 作设置在 这 spdif 控制
寄存器 3ah. 如果 必需的 SPDIF 数据 频道 slot mapping 将 是 然后 changed 用 设置
spsa 位 作 必需的. 看 tables 18, 19 和 20 为 更远 详细信息.
一个 模式 是 提供 在哪里 这 输出 从 这 模数转换器 是 sent 输出 作 这 SPDIF 或者 I
2
S 数据 作
在之上, 相当 比 这 数据 sent 至 这 dacs 在 这 交流 link. 这个 mode 是 使能 用 设置 位
adco 在 寄存器 5ch. 模数转换器 数据 持续 至 是 sent 通过 这 交流 link 至 这 控制 作 正常的.
wm9710 支持 spdif 和 i
2
s 数据 仅有的 在 这 default 48khz 框架 比率. writing 至 spsr 位
在 寄存器 3Ah 任何 值 其它 比这 default 48kHz 比率 将结果 在 一个失败至写,和这
48khz 值 正在 returned 在 subsequent 读 的 这些 值.
primary/secondary id 支持
WM9710 支持 运作 作 也 一个 primary 或者 一个 secondary codec. 配置 的 这
设备 作 也 一个 primary 或者 作 一个 secondary, 是 选择 用 tying 这 cid0 管脚 45 在 这 包装.
fundamentally, 一个 设备 identified 作 一个 primary (id = 0, CID0 = ‘hi’) 生产 BITCLK 作 一个
输出,whereas一个 secondary(任何其它 id)必须 是 提供 和 bitclk 作 一个 输入. 这个 有
这 obvious 牵涉 那 如果 这 primary 设备 在 一个 交流 link 是 无能, 这 秒ondary 设备
不能 函数. 这 AC’97 修订 2.2 规格 定义 那 这 CID0 管脚 有 反相的
sense, 和 是 提供 和 内部的 弱 拉 ups. 因此, 如果 非 连接 是 制造 至 这
CID0管脚,然后这管脚拉hi和一个ID=0是选择,i.e.primary.外部连接至地面
(和 拉-向下 从 0 至 10k
Ω
) 将 选择 codec id = ‘1’.
: 点此下载
