january 25, 2005 s29ws-n_00_g0
s29ws-n mirrorbit™ flash 家族 7
进步 信息
2 输入/输出 描述 &放大; 逻辑 标识
表格 identifies 这 输入 一个d 输出 包装 连接 提供 在 这 设备.
表格 2.1. 输入/输出 描述
标识 类型 描述
A23–A0 输入 地址 线条 为 ws256n (a22-a0 为 ws128 和 a21-a0 为 ws064n).
DQ15–DQ0 i/o 数据 输入/输出.
CE# 输入 碎片 使能. asynchronous 相关的 至 clk.
OE# 输入 输出 使能. 异步的 相关的 至 clk.
WE# 输入 写 使能.
V
CC
供应 设备 电源 供应.
V
IO
输入 versatileio 输入. 应当 是 系 至 v
CC
.
V
SS
i/o 地面.
NC 非 连接 不 连接 内部.
RDY 输出 准备好. indicates 当 有效的 burst 数据 是 准备好 至 是 读.
CLK 输入
时钟 输入. 在 burst 模式, after 这 最初的 文字 是 输出, subsequent 起作用的 edges 的 clk
increment 这 内部的 address 计数器. 应当 是 在 v
IL
或者 v
IH
当 在 异步的
模式.
AVD# 输入
地址 有效的. indicates 至 device 那 这 有效的 地址 是 呈现 在 这 地址 输入.
当 低 在 异步的 模式, indicates 有效的 地址; 当 低 在 burst
模式, 导致 开始 地址 至 是 latched 在 这 next 起作用的 时钟 边缘.
当 高, 设备 ignores 地址 输入.
RESET# 输入 硬件 重置. 低 = 设备 resets 和 returns 至 读 排列 数据.
WP# 输入
写 保护. 在 v
IL
, 使不能运转 程序 和 擦掉 函数s 在 这 四 outermost sectors.
应当 是 在 v
IH
为 所有 其它 情况.
ACC 输入
acceleration 输入. 在 v
HH
, accelerates 程序编制; 自动matically places 设备 在
unlock 绕过 模式. 在 v
IL
, 使不能运转 所有 程序 和 擦掉 功能. 应当 是 在 v
IH
为
所有 其它 情况.
RFU 保留 保留 为 future 使用 (看 mcp 看-ahead 引脚 为 使用 和 mcp).
: 点此下载
