40mx 和 42mx fpga families
1-12 v6.0
jtag 模式 触发
这 jtag 测试 逻辑 电路 是 使活动 在 这 设计者
软件 用 selecting tools -> 设备 选择. 这个
brings 向上 这 设备 选择 dialog 盒 作 显示 在
图示 1-15. 这 jtag 测试 逻辑 电路 能 是 使能 用
clicking 这 "保留 jtag 管脚" 审查 盒.Table 5
explains 这 管脚' 行为 在 也 模式.
trst 管脚 和 tap 控制 重置
一个 起作用的 重置 (trst) 管脚 是 不 supported; 不管怎样, mx
设备 包含 电源-在 电路系统 那 resets 这
boundary scan 电路系统 在之上 电源-向上. 也, 这 tms
管脚 是 配备 和 一个 内部的 拉-向上 电阻. 这个
准许 这 tap 控制 至 仍然是 在 或者 返回 至 这
测试-逻辑-重置 状态 当 there 是 非 输入 或者 当 一个
logical 1 是 在 这 tms 管脚. 至 重置 这 控制, tms
必须 是 高 为 在 least five tck 循环.
boundary scan 描述 language
(bsdl) 文件
conforming 至 这 ieee standard 1149.1 需要 那
这 运作 的 这 各种各样的 jtag 组件 是
documented. 这 bsdl 文件 provides 这 标准 format
至 describe 这 jtag 组件 那 能 是 使用 用
自动 测试 设备 软件. 这 文件 包含 这
说明 那 是 supported, 操作指南 位 模式,
和 这 boundary-scan chain 顺序. 为 一个 在-depth
discussion 在 bsdl files, 请 谈及 至
actel bsdl files
Format
描述
应用 便条.
actel bsdl files 是 grouped 在 二 categories -
generic 和 设备-明确的. 这 generic files assign 所有
用户 i/os 作 inouts. 设备-明确的 files assign 用户 i/os 作
输入, 输出 或者 inouts.
generic files 为 mx 设备 是 有 在 actel's 网站
在http://www.actel.com/techdocs/模型/bsdl.html.
图示 1-15 •
设备 选择 wizard
Table5 •
boundary scan 管脚 配置 和 符合实际
保留 jtag 审查 Unchecked
TCK bst 输入; 必须 是 terminated 至 logical 高 或者 低 至 避免 floating 用户 i/o
tdi, tms bst 输入; 将 float 或者 是 系 至 高 用户 i/o
TDO bst 输出; 将 float 或者 是 连接 至 tdi 的 另一 设备 用户 i/o
: 点此下载
