40mx 和 42mx fpga families
1-30 v6.0
predictable 效能: tight 延迟 distributions
传播 延迟 在 逻辑 modules 取决于 在
这 resistive 和 电容的 loading 的 这 routing 轨道,
这 interconnect elements,和 这 单元 输入 正在
驱动. 传播 延迟 在creases 作 这 长度 的
routing 轨道, 这 号码 的 interconnect elements, 或者
这 号码 的 输入 增加.
从 一个 设计 perspective, 这 传播 延迟 能 是
statistically correlated或者 modeled 用 这 输出
(号码 的 负载) 驱动 用 一个 单元. 高等级的 输出
通常地 需要 一些 paths 至 有 变长 routing
轨道.
这 mx fpgas deliver 一个 tight 输出 延迟 分发,
这个 是 达到 在 二 方法: 用 减少 这 延迟 的
这 interconnect elements和 用 减少 这 号码
的 interconnect elements 每 path.
actel’s 专利的 antifuse 提供 一个 非常 低 resistive/
电容的 interconnect. 这 antifuses, fabricated 在
0.45 µm lithography, 提供 名义上的 水平 的 100
Ω
阻抗 和 7.0ff 电容 每 antifuse.
mx 输出 分发 是 也 tight 预定的 至 这 低
号码 的 antifuses 必需的 为 各自 interconnect path.
这 专卖的 architecture 限制 这 号码 的
antifuses 每 path 至 一个 最大 的 四, 和
90 百分比 的 interconnects 使用 仅有的 二 antifuses.
定时 特性
设备 定时 特性 下降 在 三 categories:
家族-依赖, 设备-依赖, 和 设计-
依赖. 这 输入 和 输出 缓存区 特性
是 一般 至 所有 mx 设备s. 内部的 routing 延迟
是 设备-依赖; 真实的延迟 是 不 决定
直到 之后 放置-和-route的 这 用户's 设计 是
完全. 延迟 值 将 then 是 决定 用 使用
这 设计者 软件 utility 或者 用 performing
simulation 和 邮递-布局 延迟.
核心的 nets 和 典型 nets
传播 延迟 是 表示 仅有的 为 典型 nets,
这个 是 使用 为 最初的 设计 效能 evaluation.
核心的 网 延迟 能 然后 是 应用 至 这 大多数 定时
核心的 paths. 核心的 nets 是 决定 用 网
所有物 分派 在 actel's 设计者 软件 较早的 至
placement 和 routing. 向上 至 6% 的 这 nets 在 一个 设计
将 是 designated 作 核心的.
长 轨道
一些 nets 在 这 设计 使用 长 轨道, 这个 是
特定的 routing resources 那 span 多样的 rows,
columns, 或者 modules. 长轨道 雇用 三 和
sometimes 四 antifuse 连接, 这个 增加
电容 和 阻抗, 结果 在 变长 网 延迟
为 macros 连接 至 长 轨道. 典型地, 向上 至
6 百分比 的 nets 在 一个 全部地 使用 设备 需要 长
轨道. 长 轨道 增加 approximately 一个 3 ns 至 一个 6 ns
延迟, 这个 是 representedstatistically 在 高等级的 输出
(fo=8) routing 延迟 在 the 数据 薄板 规格
部分, 显示 在表格 28 在 页 1-36.
定时 减额
mx 设备 是 制造的 和 一个 cmos 处理.
因此, 设备 performance varies 符合 至
温度, 电压, 和处理 改变. 最小
定时 参数 反映 最大 运行 电压,
最小 运行 温度erature 和 最好的-情况
处理. 最大 定时 参数 反映
最小 运行 电压, 最大 运行
温度 和 worst-情况 处理.
: 点此下载
