max1304–max1306/max1308–max1310/max1312–max1314
8-/4-/2-频道, 12-位, 同时发生的-抽样 adcs
和 ±10v, ±5v, 和 0 至 +5v 相似物 输入 范围
14 ______________________________________________________________________________________
管脚 描述 (持续)
管脚
MAX1304
MAX1308
MAX1312
MAX1305
MAX1309
MAX1313
MAX1306
MAX1310
MAX1314
名字
函数
20 20 20 REF+
积极的 涉及 绕过.
绕过 ref+ 和 一个 0.1µf 电容 至 agnd. 也
绕过 ref+ 至 ref- 和 一个 2.2µf 和 一个 0.1µf 电容.
V
REF+
= v
COM
+ v
REF
/ 2.
21 21 21 COM
涉及 一般 绕过.
绕过 com 至 agnd 和 一个 2.2µf 和 一个 0.1µf
电容.
V
COM
= 13 / 25 x av
DD
.
22 22 22 ref-
负的 涉及 绕过.
绕过 ref- 和 一个 0.1µf 电容 至 agnd.
也 绕过 ref- 至 ref+ 和 一个 2.2µf 和 一个 0.1µf 电容.
V
REF+
= v
COM
- v
REF
/ 2.
24, 39 24, 39 24, 39 DGND
数字的 地面. dgnd 是 这 电源 返回 为 dv
DD
.
连接 所有 dgnd
管脚 一起.
25, 38 25, 38 25, 38 DV
DD
数字的 电源 输入. dv
DD
powers 这 数字的 部分 的 这 转换器, 包含
这 并行的 接口. 应用 +2.7v 至 +5.25v 至 dv
DD
. 绕过 dv
DD
至 dgnd
和 一个 0.1µf 电容.
连接 所有 dv
DD
管脚 一起.
26 26 26 D0 Digitali/o 0 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
27 27 27 D1 Digitali/o 1 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
28 28 28 D2 Digitali/o 2 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
29 29 29 D3 Digitali/o 3 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
30 30 30 D4 Digitali/o 4 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
31 31 31 D5 Digitali/o 5 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
32 32 32 D6 Digitali/o 6 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
33 33 33 D7 Digitali/o 7 的 12-Bit par allelData 总线.
High impedance when
RD
=1 或者
CS
=1.
34 34 34 D8
数字的 输出 8 的 12-位 并行的 数据 总线.
高 阻抗 当
RD
= 1 或者
CS
= 1.
35 35 35 D9
数字的 输出 9 的 12-位 并行的 数据 总线.
高 阻抗 当
RD
= 1 或者
CS
= 1.
36 36 36 D10
数字的 输出 10 的 12-位 并行的 数据 总线.
高 阻抗 当
RD
= 1 或者
CS
= 1.
37 37 37 D11
数字的 输出 11 的 12-位 并行的 数据 总线.
高 阻抗 当
RD
= 1 或者
CS
= 1.
40 40 40
EOC
End-的-Conversi在输出.
EOC
变得 低 至 indicate 这 终止的 一个 变换器si在.
它
returns high 在 这 next risingClk edge 或者这 fall ingC在v st edge.
41 41 41
EOLC
终止-的-last-转换 输出.
EOLC
变得 低 至 表明 这 终止 的 这
last 转换.
它 returns 高 当 convst 变得 低 为 这 next
转换 sequence.
42 42 42
RD
读Input. pull ing
RD
lowini德州仪器ates 一个 readcomm和的 这 paralleldata b美国.
43 43 43
WR
写 输入. 拉
WR
低 initiates 一个 写 command 为 configuring 这 设备
和 d0–d7.
: 点此下载
