max1304–max1306/max1308–max1310/max1312–max1314
8-/4-/2-频道, 12-位, 同时发生的-抽样 adcs
和 ±10v, ±5v, 和 0 至 +5v 相似物 输入 范围
20 ______________________________________________________________________________________
数据 throughput
这 数据 throughput (f
TH
) 的 这 max1304–max1306/
max1308–max1310/max1312–max1314 是 一个 函数
的 这 时钟 速 (f
CLK
). 在 内部的 时钟 模式, f
CLK
=
15mhz (典型值). 在 外部 时钟 模式, 100khz
≤
f
CLK
≤
20mhz. 当 读 在 转换 (计算数量 7 和
8), 计算 f
TH
作 跟随:
在哪里 n 是 这 号码 的 起作用的 途径 和 t
安静
是
这 时期 的 总线 inactivity 在之前 这 rising 边缘 的
convst. 看 这
开始 一个 转换
部分 为
更多 信息.
表格 1 使用 这 在之上 等式 和 显示 这 总的
throughput 作 一个 函数 的 这 号码 的 途径
选择 为 转换.
时钟 模式
这 max1304–max1306/max1308–max1310/max1312–
max1314 提供 一个 15mhz 内部的 转换 时钟.
alternatively, 一个 外部 时钟 能 是 使用.
内部的 时钟
内部的 时钟 模式 frees 这 微处理器 从 这
burden 的 运动 这 模数转换器 转换 时钟. 为 inter-
nal 时钟 运作, 连接 intclk/
EXTCLK
至 av
DD
和 连接 clk 至 dgnd. 便条 那 intclk/
EXTCLK
是 关联 至 av
DD
, 不 dv
DD
.
外部 时钟
为 外部 时钟 运作, 连接 intclk/
EXTCLK
至 agnd 和 连接 一个 外部 时钟 源 至 clk.
便条 那 intclk/
EXTCLK
是 关联 至 av
DD
, 不
DV
DD
. 这 外部 时钟 频率 能 是 向上 至
20mhz. 线性 是 不 有保证的 和 时钟 frequen-
cies 在下 100khz 预定的 至 droop 在 这 t/h 电路.
f
tt
xN
f
TH
ACQ 安静
CLK
=
++
+
−
+
1
12 3 1 1()
表格 1. throughput vs. 途径 抽样: f
CLK
= 15mhz, t
ACQ
= 100ns, t
安静
= 50ns
途径
抽样
(n)
时钟 循环
直到
last 结果
时钟 循环
为 读
last 转换
总的
转换
时间 (ns)
总的
THROUGHPUT
(ksps)
THROUGHPUT
每 频道
(f
TH
)
112 1800 983 983
21511000 1643 821
31811200 2117 705
42111400 2474 618
52411600 2752 550
62711800 2975 495
73012000 3157 451
83312200 3310 413
: 点此下载
