首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:719864
 
资料名称:MAX1544ETL
 
文件大小: 904.78K
   
说明
 
介绍:
Dual-Phase, Quick-PWM Controller for AMD Hammer CPU Core Power Supplies
 
 


: 点此下载
  浏览型号MAX1544ETL的Datasheet PDF文件第11页
11
浏览型号MAX1544ETL的Datasheet PDF文件第12页
12
浏览型号MAX1544ETL的Datasheet PDF文件第13页
13
浏览型号MAX1544ETL的Datasheet PDF文件第14页
14

15
浏览型号MAX1544ETL的Datasheet PDF文件第16页
16
浏览型号MAX1544ETL的Datasheet PDF文件第17页
17
浏览型号MAX1544ETL的Datasheet PDF文件第18页
18
浏览型号MAX1544ETL的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MAX1544
双-阶段, 快-pwm 控制 为
amd hammer cpu 核心 电源 供应
______________________________________________________________________________________ 15
管脚 名字 函数
14 CCI
电流 balance 补偿. 连接 一个 470pf 电容 在 cci 和 fb. 看 这
电流
balance 补偿
部分.
15 FB
反馈 输入. fb 是 内部 连接 至 两个都 这 反馈 输入 和 这 输出 的 这 电压-
安置 运算 放大. 看 这
设置 电压 安置
部分 至 设置 这 电压-安置 增益.
16 oain-
运算 放大 反相的 输入 和 运算 放大 使不能运转 输入. 当 使用 这 内部的 运算 放大 为 额外的
电压-安置 增益, 连接 至 这 负的 终端 的 电流-sense 电阻 通过 一个 电阻
作 描述 在 这
设置 电压 安置
部分. 连接 oain- 至 v
CC
至 使不能运转 这 运算 放大.
这 逻辑 门槛 至 使不能运转 这 运算 放大 是 大概 v
CC
- 1v.
17 OAIN+
运算 放大 同相 输入. 当 使用 这 内部的 运算 放大 为 额外的 电压-安置 增益,
连接 至 这 积极的 终端 的 电流-sense 电阻 通过 一个 电阻 作 描述 在 这
设置
电压 安置
部分.
18
SKIP
脉冲波-skipping 选择 输入. 当 脉冲波 skipping, 这 控制 blanks 这 vrok upper 门槛:
3.3v 或者 v
CC
(高) = 双-阶段 强迫-pwm 运作
ref = 双-阶段 脉冲波-skipping 运作
地 = 单独的-阶段 脉冲波-skipping 运作
19 OVP
超(电)压 保护 使能 输入. 连接 ovp 至 v
CC
至 使能 这 输出 超(电)压 故障
保护. 连接 ovp 至 地 至 使不能运转 这 输出 超(电)压 故障 保护. 在 正常的
强迫-pwm 运作 (
SKIP
= 高), 这 控制 发现 一个 ovp 故障 如果 这 输出 电压 超过
这 设置 dac 电压 用 更多 比 13% (最小值). 在 脉冲波-skipping 运作 (
SKIP
= ref 或者 地),
这 控制 发现 一个 ovp 故障 如果 这 输出 电压 超过 这 fixed 2v (典型值) 门槛. 如果 一个
超(电)压 故障 occurs, 这 控制 是 立即 关闭 和 这 输出 是 释放. 看
故障 保护
部分.
20
24 D4
D0
低-电压 vid dac 代号 输入. 这 d0
d4 输入 做 不 有 内部的 pullups. 这些 1.0v 逻辑
输入 是 设计 至 接口 直接地 和 这 cpu. 在 正常的 模式 (表格 4, sus = 地), 这
输出 电压 是 设置 用 这 vid 代号 表明 用 这 逻辑-水平的 电压 在 d0-d4. 在 suspend
模式 (表格 5, sus = ref 或者 高), 这 解码 状态 的 这 四-水平的 s0
s1 输入 sets 这 输出
电压.
25 VROK
打开-流 电源-好的 输出. 之后 输出 电压 transitions, 除了 在 power-up 和 power-
向下, 如果 输出 是 在 规章制度 然后 vrok 是 高 阻抗. 这 控制 blanks vrok whenever
这 回转 比率 控制 是 起作用的 (输出 电压 transitions). vrok 是 强迫 低 在 关闭. 一个 pullup
电阻 在 vrok 导致 额外的 finite 关闭 电流. 在 电源-向上, vrok 包含 一个 3ms
(最小值) 延迟 之后 这 输出 reaches 这 规章制度 电压.
26 BSTM
主要的 boost flying 电容 连接. 一个 optional 电阻 在 序列 和 bstm 准许 这 dhm
pullup 电流 至 是 调整.
27 LXM 主要的 inductor 连接. lxm 是 这 内部的 更小的 供应 栏杆 为 这 dhm 高-一侧 门 驱动器.
28 DHM 主要的 高-一侧 门-驱动器 输出. swings lxm 至 bstm.
29 DLM
Main 低-Side gate-DriverOutput. dLMswings fromPGND至 v
d d
. dLMis 为cedhigh 之后
MAX1544 pow ers dow n.
30 V
DD
供应 电压 输入 为 这 dlm 和 dls 门 驱动器. 连接 至 这 系统 供应 电压 (4.5v
至 5.5v). 绕过 v
DD
至 pgnd 和 一个 2.2µf 或者 更好 陶瓷的 电容 作 关闭 至 这 ic 作
可能.
31 PGND
电源 地面. 地面 连接 为 低-一侧 门 驱动器 dlm 和 dls.
管脚 描述 (持续)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com