max186/max188
数据 framing
这 下落 边缘 的
CS
做
不
开始 一个 转换 在 这
max186/max188. 这 第一 逻辑 高 clocked 在 din 是
interpreted 作 一个 开始 位 和 定义 这 第一 位 的 这
控制 字节. 一个 转换 开始 在 这 下落 边缘 的
sclk, 之后 这 eighth 位 的 这 控制 字节 (这 pd0 位)
是 clocked 在 din. 这 开始 位 是 定义 作:
这 第一 高 位 clocked 在 din 和
CS
低 任何-
时间 这 转换器 是 空闲, e.g. 之后 v
CC
是 应用.
或者
这 第一 高 位 clocked 在 din 之后 位 5 的 一个
转换 在 progress 是 clocked 面向 这 dout 管脚.
如果 一个 下落 边缘 在
CS
forces 一个 开始 位 在之前 位 5
(b5) 变为 有, 然后 这 电流 转换
将 是 terminated 和 一个 新 一个 started. 因此, 这
fastest 这 max186/max188 能 run 是 15 clocks 每
转换. 图示 11a 显示 这 串行-接口 定时
需要 至 执行 一个 转换 每 15 sclk
循环 在 外部 时钟 模式. 如果
CS
是 低 和 sclk 是
持续的, 保证 一个 开始 位 用 第一 clocking 在 16
zeros.
大多数 微控制器 需要 那 conversions 出现 在
multiples 的 8 sclk clocks; 16 clocks 每 转换
将 典型地 是 这 fastest 那 一个 微控制器 能
驱动 这 max186/max188. 图示 11b 显示 这
串行-接口 定时 需要 至 执行 一个 变换器-
sion 每 16 sclk 循环 在 外部 时钟 模式.
__________ 产品 信息
电源-在 重置
当 电源 是 第一 应用 和 如果
SHDN
是 不 牵引的
低, 内部的 电源-在 重置 电路系统 将 活动 这
max186/max188 在 内部的 时钟 模式, 准备好 至 con-
vert 和 sstrb = 高. 之后 这 电源 供应 有
被 stabilized, 这 内部的 重置 时间 是 100µs 和 非
conversions 应当 是 执行 在 这个 阶段.
sstrb 是 高 在 电源-向上 和, 如果
CS
是 低, 这 第一
logical 1 在 din 将 是 interpreted 作 一个 开始 位. 直到 一个
转换 takes 放置, dout 将 变换 输出 zeros.
涉及-缓存区 补偿
在 增加 至 它的 关闭 函数, 这
SHDN
管脚 也
选择 内部的 或者 外部 补偿. 这 compen-
sation affects 两个都 电源-向上 时间 和 最大 变换器-
sion 速. 补偿 或者 不, 这 最小 时钟
比率 是 100khz 预定的 至 droop 在 这 样本-和-支撑.
至 选择 外部 补偿, float
SHDN
. 看 这
典型 运行 电路
, 这个 使用 一个 4.7µf 电容 在
vref. 一个 值 的 4.7µf 或者 更好 确保 稳固 和
准许 运作 的 这 转换器 在 这 全部 时钟 速 的
2mhz. 外部 补偿 增加 电源-向上 时间 (看
这
choosing 电源-向下 模式
部分, 和 表格 5).
内部的 补偿 需要 非 外部 电容 在
vref, 和 是 选择 用 拉
SHDN
高. 内部的 com-
pensation 准许 为 shortest 电源-向上 时间, 但是 是 仅有的
有 使用 一个 外部 时钟 和 减少 这 maxi-
mum 时钟 比率 至 400khz.
低-电源, 8-频道,
串行 12-位 adcs
14 ______________________________________________________________________________________
pd0 时钟 in
t
SSTRB
t
CSH
t
CONV
t
SCK
SSTRB
• • •
SCLK
• • •
t
CSS
便条: 为 最好的 噪音 效能, 保持 sclk 低 在 转换.
CS
• • •
图示 10. 内部的 时钟 模式 sstrb 详细地 定时
: 点此下载
