– 20 –
cxa2089q/s
I
2
c 总线 控制 信号
t
su;sto
34
33
t
su;sta
S P
t
高
t
F
t
su;dat
t
低
t
R
t
hd;dat
SP
t
hd;sta
t
BUF
SCL
SDA
图. 6. i
2
c 总线 控制 信号 定时 chart
描述 的 运作
这 cxa2089q/s 是 一个 tv i
2
c 总线-兼容 av 转变 ic. 这 video 系统 和 这 立体的 音频的 系统
两个都 有 5 输入 和 2 输出 各自. 3 的 这 5 video 系统 输入 支持 s2 和 s protocols.
这 desired 输入 能 是 independently assigned 至 各自 输出 (在 这 音频的 系统, 这 left 和 正确的
途径 是 processed 作 一个 单位) 用 i
2
c 总线 控制. 不管怎样, 这 一样 输入 是 assigned 至 两个都 这 video
和 音频的 系统 输出 2.
I
2
c 总线 寄存器
1) i
2
c 总线
这 i
2
c 总线 (inter-ic 总线) 是 一个 inter-ic 总线 系统 开发 用 飞利浦. 二 线条 (sda – 串行 data, scl –
串行 时钟) 提供 控制 在 开始, 停止, 数据 转移, synchronization, 和 collision avoidance. 这 ic
输出 是 也 打开 集电级 或者 打开 流, forming 一个 总线 线条 在 这 连线的 或者 format.
SCL
SDA
S P
MSB LSB
一个
MSB LSB
一个
921987654321
s: 开始 情况; sda 是 设置 "低" 当 scl 是 "high"
p: 停止 情况; sda 是 设置 "高" 当 scl 是 "high"
一个: acknowledge; 信号 sent 从 这 从动装置
数据 是 transmitted 用 msb-第一. 一个 数据 单位 组成 的 8 位, 至 这个 这 acknowledge 信号, 这个
indicates 那 这 数据 有 被 accepted 用 这 从动装置, 是 连结 在 这 终止. 正常情况下, 这 从动装置
∗
1
IC
receives 数据 在 这 rising 边缘 的 scl 和 这 主控
∗
2
ic 改变 数据 在 这 下落 边缘 的 scl.
∗
1
从动装置: 一个 ic 那 是 放置 下面 这 控制 的 这 主控. 在 一个 正常的 系统, 所有 设备 excluding 这
central microcomputer 是 slaves.
∗
2
主控: 一个 central microcomputer 或者 其它 controlling ic.
: 点此下载
