– 18 –
CXA2040AQ
4) 同步 discrimination
输入 信号
2.2µ
23
22
CV1
IC
Vcc
0.1µ
68k
SYNCTC
同步 tip clamp 和
比较器
职责
discrimination
I
2
C
图. 1. 同步 discrimination 电路 块 图解
图. 1 显示 这 块 图解 为 这 同步 discrimination 电路. 这 信号 输入 从 管脚 23 (cv1) 是 同步 tip
clamped 用 这 外部 元素 连结 至 管脚 22. 这个 信号 是 对照的 和 一个 门槛 电压 这个 是
大 比 这 同步 tip 水平的. 如果 这 信号 是 小 比 这 门槛 水平的, 它 做 不 proceed 至 这
下列的 平台. 在 这个 时间, 这 ic 确定 那 同步 做 不 exist. 如果 这 信号 是 大 比 这 门槛
水平的, 它 proceeds 至 这 职责 discrimination 块. 如果 这 职责 是 更好 比 91%, 这 职责 discrimination 块
确定 那 同步 exists 和 发送 这 数据 至 这 i
2
c. 如果 这 职责 是 较少 比 84%, 同步 是 决定 不
至 exist 和 这 数据 是 sent 至 这 i
2
c. 这 职责 discrimination 块 也 有 一个 时间 常量. 之后 同步 是
决定 至 exist, 这 同步 状态 是 使保持 为 大概 14h (ntsc 信号) 甚至 如果 这 ic 变得 至 一个 状态
在哪里 同步 做 不 exist 此类 作 非 信号, 等 如果 那里 是 非 信号 或者 同步 做 不 exist 为 变长 比
14h, 这 状态 switches 从 同步 exists 至 同步 做 不 exist.
: 点此下载
