R
xc1800 序列 的 在-系统 可编程序的 配置 proms
2 九月 17, 1999 (版本 1.3)
引脚 和 管脚 描述
表格 1: 管脚 names 和 描述
管脚
名字
Boundary
Scan
顺序
函数 管脚 描述
44-管脚
VQFP
44-管脚
PLCC
20-管脚
soic &放大; plcc
D0 4 数据输出 d0 是 这 数据 输出 管脚 至 提供 数据
为 configuring 一个 fpga 在 串行 模式.
40 2 1
3OUTPUT
使能
D1 6 数据输出 d0- d7 是 这 输出 管脚 至 提供 par-
allel 数据 为 configuring 一个 xilinx fpga 在
表示 模式.
29 35 16
5OUTPUT
使能
D2 2 数据 输出 42 4 2
1OUTPUT
使能
D3 8 数据 输出 27 33 15
7OUTPUT
使能
D4 24 数据 输出 9 15
7*
23 输出
使能
D5 10 数据 输出 25 31 14
9OUTPUT
使能
D6 17 数据 输出 14 20 9
16 输出
使能
D7 14 数据 输出 19 25 12
13 输出
使能
CLK 0 数据 在 各自 rising 边缘 在 这 clk 输入 incre-
ments 这 内部的 地址 计数器 如果 两个都
CE
是 低 和 oe/重置是 高.
43 5 3
oe/
重置
20 数据 在 当 低, 这个 输入 holds 这 地址
计数器 重置 和 这 数据 输出 在
高 阻抗. 13 19 8
19 数据 输出
18
输出
使能
CE
15 数据 在 当 ce是 高, 这个 管脚 puts 这 设备
在 备用物品 模式. 这 数据 输出 管脚
是 在 高 阻抗, 和 这 设备 是 在
低 电源 备用物品 模式.
15 21 10
CF
22 数据 输出 准许 jtag config 操作指南 至 ini-
tiate fpga 配置 没有 电源-
ing 向下 fpga.
10 16 7*
21 数据 在
: 点此下载
