R
九月 17, 1999 (版本 1.3) 9
xc1800 序列 的 在-系统 可编程序的 配置 proms
interconnected. 之后 这 last 位 从 这 第一 prom 是
读, 这 next 时钟 信号 至 这 prom asserts 它的 ceo
输出 低 和 使不能运转 它的 数据 线条. 这 第二 prom
recognizes 这 低 水平的 在 它的 ce
输入 和 使能 它的
数据 输出. 看图示 5.
之后 配置 是 完全, 这 地址 counters 的 所有
倾泻 proms 是 重置 如果 这 prom oe/重置
管脚
变得 低.
至 reprogram 这 fpga 和 另一 程序, 这 完毕
线条 变得 低 和 配置 begins 在哪里 这 地址
counters had stopped. 在 这个 情况, 避免 contention
在 数据 和 这 配置 i/o 使用 的 din.