首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:726988
 
资料名称:XC3042A-7PC84C
 
文件大小: 731.31K
   
说明
 
介绍:
Field Programmable Gate Arrays (XC3000A/L, XC3100A/L)
 
 


: 点此下载
  浏览型号XC3042A-7PC84C的Datasheet PDF文件第11页
11
浏览型号XC3042A-7PC84C的Datasheet PDF文件第12页
12
浏览型号XC3042A-7PC84C的Datasheet PDF文件第13页
13
浏览型号XC3042A-7PC84C的Datasheet PDF文件第14页
14

15
浏览型号XC3042A-7PC84C的Datasheet PDF文件第16页
16
浏览型号XC3042A-7PC84C的Datasheet PDF文件第17页
17
浏览型号XC3042A-7PC84C的Datasheet PDF文件第18页
18
浏览型号XC3042A-7PC84C的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
R
十一月 9, 1998 (版本 3.1) 7-17
xc3000 序列 地方 可编程序的 门 arrays
7
一个 缓存区 在 这 upper left corner 的 这 fpga 碎片 驱动 一个
global 网 这个 是 有 至 所有 k 输入 的 逻辑 blocks.
使用 这 global 缓存区 为 一个 时钟 信号 提供 一个
skew-自由, 高 风扇-输出, 同步 时钟 为 使用 在 任何
或者 所有 的 这 iobs 和 clbs. 配置 位 为 这 k
输入 至 各自 逻辑 块 能 选择 这个 global 线条 或者
另一 routing resource 作 这 时钟 源 为 它的
flip-flops. 这个 网 将 也 是 编写程序 至 驱动 这 消逝
边缘 时钟 线条 为 iob 使用. 一个 增强 速, cmos
门槛, 直接 进入 至 这个 缓存区 是 有 在 这 秒-
ond 垫子 从 这 顶 的 这 left 消逝 边缘.
一个 缓存区 在 这 更小的 正确的 corner 的 这 排列 驱动 一个 hori-
zontal longline 那 能 驱动 编写程序 连接 至
一个 vertical longline 在 各自 interconnection column. 这个
alternate 缓存区 也 有 低 skew 和 高 风扇-输出. 这
网络 formed 用 这个 alternate 缓存区’s longlines 能 是
选择 至 驱动 这 k 输入 的 这 clbs. cmos thresh-
old, 高 速 进入 至 这个 缓存区 是 有 从 这
第三 垫子 从 这 bottom 的 这 正确的 消逝 边缘.
内部的 busses
一个 一双 的 3-状态 缓存区, located 调整 至 各自 clb, 每-
mits 逻辑 至 驱动 这 horizontal longlines. 逻辑 运作
的 这 3-状态 缓存区 控制 准许 它们 至 执行 宽
multiplexing 功能. 任何 3-状态 缓存区 输入 能 是
选择 作 驱动 为 这 horizontal 长-线条 总线 用 应用-
ing 一个 低 逻辑 水平的 在 它的 3-状态 控制 线条. 看
图示 16. 这 用户 是 必需的 至 避免 contention 这个
能 结果 从 多样的 驱动器 和 opposing 逻辑 水平.
控制 的 这 3-状态 输入 用 这 一样 信号 那 驱动
这 缓存区 输入, creates 一个 打开-流 连线的-和 函数.
一个 逻辑 高 在 两个都 缓存区 输入 creates 一个 高 imped-
ance, 这个 代表 非 contention. 一个 逻辑 低 使能
这 缓存区 至 驱动 这 longline 低. 看图示 17. 拉-向上
电阻器 是 有 在 各自 终止 的 这 longline 至 pro-
vide 一个 高 输出 当 所有 连接 缓存区 是 非-con-
ducting. 这个 形式 快, 宽 gating 功能. 当 数据
驱动 这 输入, 和 独立的 信号 驱动 这 3-状态
控制 线条, 这些 缓存区 表格 multiplexers (3-状态 总线-
ses). 在 这个 情况, 小心 必须 是 使用 至 阻止 contention
通过 多样的 起作用的 缓存区 的 conflicting 水平 在 一个
一般 线条. 各自 horizontal longline 是 也 驱动 用 一个
弱 keeper 电路 那 阻止 未阐明的 floating 水平
用 维持 这 previous 逻辑 水平的 当 这 线条 是 不
驱动 用 一个 起作用的 缓存区 或者 一个 拉-向上 电阻.图示 18
显示 3-状态 缓存区, longlines 和 拉-向上 电阻器.
3-状态 控制
GG
HG
P40 P41 P42 P43 RST
P46
.l
X1245
.q
.q
OS
C
P47
BCL
KIN
P48
GH
HH
.lk
.ck
i/o clocks
双向的
INTERCONNECT
缓存区
global 网
3 vertical 长
线条 每 column
horizontal 长 线条
拉-向上 电阻
horizontal 长 线条
振荡器
放大器 输出
directinput 的 p47
至 auxiliary 缓存区
结晶 振荡器
缓存区
3-状态 输入
3-状态 缓存区
alternate 缓存区
D
P
G
M
图示 18: 设计 editor.
一个 extra 大 视图 的 可能 interconnections 在 这 更小的 正确的 corner 的 这 xc3020a.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com