R
xc3000 序列 地方 可编程序的 门 arrays
7-28 十一月 9, 1998 (版本 3.1)
注释: 1. 在 电源-向上, v
CC
必须 上升 从 2.0 v 至 v
CC
最小值 在 较少 比 25 ms. 如果 这个 是 不 可能, 配置 能 是 delayed 用
支持 重置
低 直到 vcc 有 reached 4.0 v (2.5 v 为 这 xc3000l). 一个 非常 长 v
CC
上升 时间 的 >100 ms, 或者 一个
非-monotonically rising v
CC
将 需要 一个 >6-
µ
s 高 水平的 在 重置, followed 用 一个 >6-
µ
s 低 水平的 在 重置和 d/p
之后 v
CC
有 reached 4.0 v (2.5 v 为 这 xc3000l).
2. 配置 能 是 控制 用 支持 重置
低 和 或者 直到 之后 这 init的 所有 daisy-chain 从动装置-模式 设备 是
高.
这个 定时 图解 显示 那 这 非易失存储器 (所需的)东西 是 极其 relaxed:
非易失存储器 进入 时间 能 是 变长 比 4000 ns. 非易失存储器 数据 输出 有 非 支撑 时间 (所需的)东西.
图示 26: 主控 并行的 模式 程序编制 切换 特性
地址 为 字节 n
字节
2
T
DRC
地址 为 字节 n + 1
D7D6
a0-a15
(输出)
d0-d7
RCLK
(输出)
CCLK
(输出)
DOUT
(输出)
1
T
RAC
7 cclks CCLK
3
T
RCD
字节 n - 1
X5380
描述 标识 最小值 最大值 单位
RCLK
至 地址 有效的
至 数据 建制
至 数据 支撑
rclk 高
rclk 低
1
2
3
T
RAC
T
DRC
T
RCD
T
RCH
T
RCL
0
60
0
600
4.0
200 ns
ns
ns
ns
µ
s
: 点此下载
