R
十一月 9, 1998 (版本 3.1) 7-39
xc3000 序列 地方 可编程序的 门 arrays
7
和 的 一些 从动装置 模式 设备, 一个 支撑-止 信号 为 一个
主控 模式 设备. 之后 配置 这个 管脚 变为 一个
用户-可编程序的 i/o 管脚.
BCLKIN
这个 是 一个 直接 cmos 水平的 输入 至 这 alternate 时钟
缓存区 (auxiliary 缓存区) 在 这 更小的 正确的 corner.
XTL1
这个 用户 i/o 管脚 能 是 使用 至 运作 作 这 输出 的 一个
放大器 驱动 一个 外部 结晶 和 偏差 电路系统.
XTL2
这个 用户 i/o 管脚 能 是 使用 作 这 输入 的 一个 放大器
连接 至 一个 外部 结晶 和 偏差 电路系统. 这 i/o
块 是 left unconfigured. 这 振荡器 配置 是
使活动 用 routing 一个 网 从 这 振荡器 缓存区 标识
输出 和 用 这 makebits 程序.
CS0
, cs1, cs2, ws
这些 四 输入 代表 一个 设置 的 信号, 三 起作用的
低 和 一个 起作用的 高, 那 是 使用 至 控制 configu-
限定-数据 entry 在 这 附带的 模式. 同时发生的
assertion 的 所有 四 输入 发生 一个 写 至 这 内部的
数据 缓存区. 这 除去 的 任何 assertion clocks 在 这
d0-d7 数据. 在 主控-并行的 模式, ws 和 cs2 是 这
a0 和 a1 输出. 之后 配置, 这些 管脚 是
用户-可编程序的 i/o 管脚.
rdy/busy
在 附带的 并行的 模式 配置 这个 管脚 indi-
cates 当 这 碎片 是 准备好 为 另一 字节 的 数据 至 是
写 至 它. 之后 配置 是 完全, 这个 管脚
变为 一个 用户-编写程序 i/o 管脚.
RCLK
在 主控 并行的 模式 配置, 各自 改变
在 这 a0-15 输出 是 preceded 用 一个 rising 边缘 在
RCLK
, 一个 redundant 输出 信号. 之后 配置 是
完全, 这个 管脚 变为 一个 用户-编写程序 i/o 管脚.
d0-d7
这个 设置 的 第八 管脚 代表 这 并行的 配置
字节 为 这 并行的 主控 和 附带的 模式. 之后
配置 是 完全, 它们 是 用户-编写程序 i/o
管脚.
a0-a15
在 主控 并行的 模式, 这些 16 管脚 呈现 一个
地址 输出 为 一个 配置 非易失存储器. 之后 configura-
tion, 它们 是 用户-可编程序的 i/o 管脚.
DIN
在 从动装置 或者 主控 串行 配置, 这个 管脚 是 使用
作 一个 串行-数据 输入. 在 这 主控 或者 附带的 configu-
限定, 这个 是 这 数据 0 输入. 之后 配置 是 com-
plete, 这个 管脚 变为 一个 用户-编写程序 i/o 管脚.
DOUT
在 配置 这个 管脚 是 使用 至 输出 串行-config-
uration 数据 至 这 din 管脚 的 一个 daisy-chained 从动装置. 之后
配置 是 完全, 这个 管脚 变为 一个 用户-pro-
grammed i/o 管脚.
TCLKIN
这个 是 一个 直接 cmos-水平的 输入 至 这 global 时钟 缓存区.
这个 管脚 能 也 是 配置 作 一个 用户 可编程序的
i/o 管脚. 不管怎样, 自从 tclkin 是 这 preferred 输入 至 这
global 时钟 网, 和 这 global 时钟 网 应当 是 使用 作
这 primary 时钟 源, 这个 管脚 是 通常地 这 时钟 输入
至 这 碎片.
unrestricted 用户 i/o 管脚
i/o
一个 i/o 管脚 将 是 编写程序 用 这 用户 至 是 一个 输入
或者 一个 输出 管脚 下列的 配置. 所有 unrestricted i/o
管脚, 加 这 特定的 管脚 提到 在 这 下列的 页,
有 一个 弱 拉-向上 电阻 那 变为 起作用的 作 soon
作 这 设备 powers 向上, 和 stays 起作用的 直到 这 终止 的
配置.
便条:
在之前 和 在 配置, 所有 输出 那 是 不 使用 为 这 配置 处理 是 3-陈述 和 一个 弱
拉-向上 电阻.
: 点此下载
